JPS629441A - タイマ割り込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 計算機システムのプロセッサに対する割り込み要因を生
起するタイマ装置において、常にカウントダウン、又は
カウントアツプされる下位ビット部分をハードウェアで
構成し、ある一定時間は動作しないことが保障される部
分を、ファームウェア等で構成したタイマ装置において
、該タイマの、上記プロセッサに対する割り込み条件と
なる、最上位の°ビット０°を、ファームウェアと、ハ
ードウェアの両方に設け、ファームウェアで構成したタ
イマに対する更新タイミングで設定される、上記割り込
み条件の°ビット０”の値を、ハードウェアで構成した
タイマに対する　°ビット０”にコピーするようにした
ものである。

〔産業上の利用分野〕

本発明は、計算機システムのプロセッサへのりイマ割り
込み条件となる　°ビット０”に対する制御方式に関す
る。

最近の計算機システムのオンライン化の普及に伴って、
実時間で処理する必要のあるジョブが多くなってきてお
り、複数のユーザ端末から投入されるコマンドによって
生起する割り込み処理に対する応答を高速化することが
要請されるようになってきた。

然して、該計算機システムには、所謂ｒ　ｃｐｕタイマ
」が設けられていて、常に、実時間で動作しており、各
ユーザが実行するジョブに対する実行時間の計測、或い
は各ユーザからの複数個めバッチジョブを一定時間実行
後にモニタに戻すようにして、複数のユーザに対するサ
ービスの均等化を図る為のタイマ割り込み等に用いられ
ている。

かかるｒ　ｃｐｕタイマ」を構成する場合、通常は経済
性の面から、ハードウェアとファームウェア等のソフト
ウェアで、カウント時間を分担する方法で構成する場合
が多い。

この場合、該ｒ　ｃｐｕタイマ」には、例えば、一定値
からカウントダウンして、負数になった時点、即ち、最
上位ビットが°１”となった時にタイマ割り込みとする
方法があるが、この割り込み条件となる最上位ビットの
°０／１゛を判定するファームウェアの処理に時間がか
かると、該処理は実時間処理で、他の割り込みを禁止し
ている為、他の割り込み処理に対する影響が大きくなり
、上記ユーザ端末からのコマンド投入に対する応答も遅
くなってしまう問題があり、該ｒ　ｃｐｕタイマ」での
ファームウェア処理の実行時間をできる限り高速化する
制御方式が待たれるようになってきた。

〔従来の技術〕

第３図は従来のｒｃｐｕタイマ」の構成例をブロック図
で示したもので、（ａ）はハードウェアで構成される部
分を示し、（ｂ）は、例えば、ファームウェアで構成さ
れる部分を示している。

通常、（ａ）のハードウェアタイマ１は、例えば、１μ
ｓの実時間信号をカウントアツプ、又はカウントダウン
しているカウンタであって、その最上位ビット１０’か
らキャリ信号、又はボロウ信号が出力されると、ファー
ムウェアに対する割り込みを生起するように構成されて
いる。

該ハードウェアタイマ１からの割り込み処理においては
、（ｂ）で示した演算回路のレジスタＡ２０に・例えば
、ローカルストレージ（ＬＳ）　２３の特定エリアに設
けられている、上記ｒ　ｃｐｕタイマ」の上位ビットの
内容（Ｔ）を読み出し、該ローカルストレージ（ＬＳ）
　２３の別エリアに設定されている・例えば、全°１゛
をレジスタＢ　２１に読み出した後・演算器（＾ＬＵ）
　２２で加算し、該加算結果をレジスタＡを通して、該
ローカルストレージ（ＬＳ）　２３の上記タイマエリア
に格納することにより、１力ウント動作が終了する。

このようにして、該ファームウェアタイマの最上位ビッ
ト（Ｍ）に°１゛が立つと、該ｒ　ｃｐｕタイマ」のプ
ロセッサに対する割り込みが生起する。

このようなｒ　ｃｐｕタイマ」においては、■　ハード
ウェアタイマ（カウンタ）１のビット数を少な（すると
、ハードウェア量は減少するが、ファームウェアに対す
る負担が重くなって、当該計算機システムの性能の低下
となる。

■　逆にハードウェアタイマ（カウンタ）ｌのビット数
を大きくすると、ハードウェア量が増加するが、性能の
低下は少なくなると云う特徴がある。

そこで、一般には、該ハードウェアタイマを２０ビット
程度で構成して、前述のように１μｓの実時間信号をカ
ウントさせるようにすると、ファームウェアに対する割
り込み周期は凡そ１秒程度となり、１マイクロ命令の実
行時間が１００　ｎｓ程度の計算機システムにおいては
、ＩＭＩＰＳ　（１００万命令に１回）程度の割り込み
頻度となって、該ｒ　ｃｐｕタイマ」によるファームウ
ェアに対する影響は無視できることになる。

〔発明が解決しようとする問題点〕

然しなから、従来方式においては、前述のように、一度
ｒ　ｃｐｕタイマ」の割り込み処理に入ってしまうと、
該ｒ　ｃｐｕタイマ」の処理、即ち、ローカルストレー
ジ（ＬＳ）　２３の特定エリアに設けられティるファー
ムウェアタイマ（Ｔ）に対するカウント処理、更に、最
上位ピッ）　（Ｍ）が°０／１゛かの判定処理等の一連
のマイクロ割り込み処理が終了する迄、他の割り込み、
例えばユーザ端末からのコマンド投入に伴う割り込み処
理は待たされて、該ユーザ端末からのコマンド投入に対
する応答を遅くすると云う問題があった。

本発明は上記従来の欠点に鑑み、ｒ　ＣＰＵタイマ」の
ハードウェアタイマ部分からのマイクロ割り、　込みに
伴うファームウェア処理を高速化して、プロセッサに対
する割り込み処理全体を高速化し、上記ユーザ端末から
のコマンド投入に対する応答を速（する方法を提供する
ことを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明のｒ　ｃｐｕタイマ」の原理ブロック図
であり、１はハードウェアタイマ、２はファームウェア
タイマである。

プロセッサに対するタイマ割り込みの条件となる“ビッ
トＯ゛を、ファームウェア用２００とハードウェア用１
０の両方に設け、ファームウェアタイマ２は、ハードウ
ェアタイマ１からのキャリ。

又はボロウ信号によって、マイクロ割り込みが生起した
時、該ファームウェアタイマ２のカウントアツプ、又は
カウントダウンをした後、該ファームウェアの゛ビフト
Ｏ’２００の値をその侭、ハードウェアの°ビット０°
１０にコピーするように構成する。

〔作用〕

即ち、本発明によれば、計算機システムのプロセッサに
対する割り込み要因を生起するタイマ装置において、常
にカウントダウン、又はカウントアンプされる下位ビッ
ト部分をハードウェアで構成し、ある一定時間は動作し
ないことが保障される部分を、ファームウェア等で構成
したタイマ装置において、該タイマの、上記プロセッサ
に対する割り込み条件となる最上位の°ビットＯ゛を、
ファームウェアと、ハードウェアの両方に設け、ファー
ムウェアで構成したタイマに対する更新タイミングで設
定される、上記割り込み条件の゛ビット０°の値を、ハ
ードウェアで構成したタイマに対する°ビット０゛にコ
ピーするようにしたものであるので、ファームウェアタ
イマの°ビット０°に対する°０／１′チェックの為の
マイクロステップが不要となり、ビットチェック機構を
持たない計算機システムにおいても、ｒｃｐｕタイマ」
によるプロセッサに対する割り込み処理を高速化できる
効果がある。

〔実施例〕 以下本発明の実施例を図面によって詳述する。

第２図は本発明の一実施例をブロック図で示したもので
、第１図、第３図と同じ符号は同じ対象物を示しており
、ファームウェアタイマの“ビット０”２００をハード
ウェアタイマの゛ビットＯ”１０にコピーする機構が本
発明を実施するのに必要な機構である。

本発明を実施しても、ハードウェアタイマ、即ち、カウ
ンタｌの動作、及びファームウェアタイマ２のカウント
動作は、従来方式と同じであるので省略し、本発明の中
核となる　“ビット０゛のコピー動作を中心にして、本
発明のタイマ割り込み制御方式を説明する。

先ず、カウンタｌからのキャリ信号、又はボロウ信号に
よるマイクロ割り込みによって、ファームウェアタイマ
２のカウント動作が行われる際、演算結果をレジスタＡ
　２０にセットした後、例えば、ローカルストレージ（
ＬＳ）　２３の該ファームウェアタイマ領域（Ｔ）に格
納するタイミングで、その最上位ビットである　゛ビッ
トＯ’２００（斜線で示す）の値を、ハードウェアタイ
マ（カウンタ）１の“ビットＯ′１０にコピーするよう
に制御する。

この結果、ｒ　ｃｐｕタイマ」の割り込み条件となる、
“ビットＯ゛を図示していないハードウェア割り込み要
因に移すことができ、後は当該割り込み処理回路におけ
る優先順位機構に従って、プロセッサに対する高速割り
込みを行うことができる。

又、ファームウェアタイマ１でのカウント処理が終了次
第、該“ビットＯ“２００をハードウェアタイマの“ビ
ット０′１０にコピーできるので、従来行われていた、
上記°ビット０”２００の値をチェックすることなく、
ｒ　ｃｐｕタイマ」によるプロセッサ割り込みを実行す
ることができる。

このように、本発明においては、計算機システムに設け
られているｒｃｐｕタイマ」を、ハードウェアタイマと
、ファームウェアタイマで分担して構成しているタイマ
装置において、プロセッサに対する割り込み条件となる
　“ビット０゛を、ファームウェアとハードウェアの両
方に設け、ファームウェアタイマの更新タイミングにお
いて得られる、ファームウェアタイマの°ビットＱ゛を
ハードウェアタイマの゛ビット０°にコピーするように
した所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のタイマ割り込み
制御方式は、計算機システムのプロセッサに対する割り
込み要因を生起するタイマ装置において、常にカウント
ダウン、又はカウントアツプされる下位ビット部分をハ
ードウェアで構成し、ある一定時間は動作しないことが
保障される部分を、ファームウェア等で構成したタイマ
装置において、該タイマの、上記プロセッサに対する割
り込み条件となる最上位の°ビットＱ゛を、ファームウ
ェアと、ハードウェアの両方に設け、ファームウェアで
構成したタイマに対する更新タイミングで設定される、
上記割り込み条件の°ビットＱ゛の値を、ハードウェア
で構成したタイマに対する°ビフトＯ−゛にコピーする
ようにしたものであるので、ファームウェアタイマの“
ビットＯ′に対する゛０／１９チェックの為のマイクロ
ステップが不要となり、ビットチェック機構を持たない
計算機システムにおいても、ｒｃｐｕタイマ」によるプ
ロセッサに対する割り込み処理を高速化できる効果があ
る。

【図面の簡単な説明】

第１図は本発明のｒｃｐｕタイマ」の原理ブロック図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は従来のｒｃｐｕタイマ」の構成例をブロック図
で示した図。 である。 図面において、 １はハードウェアタイマ（カウンタ）。 ２はファームウェアタイマ。 ２０はレジスタＡ、　　　２１はレジスタＢ。 ２２は演算器（ＡＬＵ）。 ２３はローカルストレージ（ＬＳ）　。 Ｔはファームウェアタイマの内容。 ２００はファームウェアタイマの°ビットＯ’　（Ｍ）
　。 １０はハードウェアタイマの゛ビットＱ　ｌ。 をそれぞれ示す。 ７゛−１’７″″７用力９□□用尺９□□９ｊＰＩＪ５
’４？ｐ＠Ｊ！７Ｄ、ｙ７ａ子　１　囚

Claims (1)

1. 【特許請求の範囲】 計算機システムのプロセッサに対する割り込み要因を生
   起するタイマ装置において、 常に動作する下位ビットの部分をハードウェア（１）で
   構成し、 上位ビットの、ある時間は動作しないことが保障される
   部分をファームウェア、又はソフトウェアで構成したタ
   イマ装置であって、 当該タイマ装置からの割り込み条件となるビットを、上
   記ファームウェア、又はソフトウェア用（２００）と共
   に、ハードウェア用（１０）を設け、ファームウェア、
   又はソフトウェアによるタイマ更新時、上記ファームウ
   ェア、又はソフトウェアの割り込み条件ビット（２００
   ）の値を、上記ハードウェアの割り込み条件ビット（１
   ０）にコピーするように制御することを特徴とするタイ
   マ割り込み制御方式。