JPS6258355A - 割込制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラム制御を行う情報処理装置における割
込制御回路に関するらのである。

〔従来の技術〕

従来、この種の割込制御回路は、第３図のブロック図に
示す様な構成になっており、各デバイスト・・Ｎからの
割込要求に対して一定の優先度がそれぞれ固定的に割り
当てられており、各デバイスト・・Ｎからの割込要求の
うち最も優先度の高いものの割り込みが割込優先制御回
路８により受は付けられる様になっていた。

〔発明が解決しようとする問題点］ 上述した従来の割込制御回路は、各デバイスの割込優先
度がそれぞれあるレベルに固定されてしまうので、プロ
グラム処理実行中にいくつかのデバイスの割込優先度を
変えて処理することができず、システムの柔軟な制御が
困難であるという欠点がある。

本発明の目的は、このような問題点を解決し、各デバイ
スの割込優先度を可変して処理することにより、システ
ノ、を柔軟に制御できろ割込制御回路を提供することに
ある。

〔問題点を解決するための手段〕

本発明の構成は、割込可能な中央処理回路とこの中央処
理回路への割込要求手段をそれぞれもっな複数のデバイ
スとを含む情報処理装置の割込制御回路において、前記
複数のデバイスからの割込要求のうち最も鰻先度の高い
ものを前記中央処理回路へ通知する割込優先制御回路と
、前記各デバイスの割込優先度をプログラムからの指定
によって任意に変更して前記割込優先制御回路へ供給す
る手段を有する割込優先度可変回路とを備えることを特
徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

本実施例は割込要求デバイスが２つある場合（デバイス
１．２）を示している。これらデバイス１とデバイス２
は、割込要求をする場合に各割込要求線３．４を通じて
割込優先度可変回路５に通知する。この割込優先度可変
回路５は、中央処理回路９から前もって指定された情報
に従い、各割込要求を割込要求線６．７へ振り分ける。

これら割込要求線６．７はそれぞれ異なった割込優先度
を持っている。これら割込要求線６，７からの割込要求
のうち、割込優先制御回路８は優先度の高い方の割込要
求を受は付け、中央処理回路９へ通知する。

第２図は割込優先度可変回路５の一例の回路図である。

中央処理９からの割込優先度情報は、入力端子２５から
４ビツトレジスタ１０へ供給され、セットされる。この
４ピツＩ・レジスタ１０からの出力信号により制御ゲー
ト１１〜１４が制御され割込入力線２１．２２と割込出
力線２３．２４との電気的接続が制御される。

本実施例では、割込要求デバイスが２つの時を示してい
るが、同様の回路構成で割込要求デバイスが３つ以上の
時も容易に実現可能である。

〔発明の効果〕

以上説明したように、本発明は、複数のデバイスの割込
優先度をプログラムによって動的に変更することにより
、その時の状態に応じて最適な割込み優先順位をもった
システムを構成することができ、システムを柔軟に運用
できシステム性能の向上を図れるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施のブロック図、第２図は第１図
割込優先度可変回路の一例の回路図、第３図は従来例の
割込制御回路のブロック図である。 １．２．Ｎ・・・デバイス、３．４・・・割込要求線、
５・・・割込−先度可変回路、６，７・・・割込要求線
、８・・・割込優先制御回路、９・・・中央処理回路、
１０・・・４ビットレジスタ、１１〜１４・・・制御ゲ
ート回路、２１．２２・・・割込入力線、２３．２４・
・・割込出力線、２５・・・制御入力端子。

Claims (1)

【特許請求の範囲】
1. 割込処理可能な中央処理回路とこの中央処理回路への割
   込要求手段をそれぞれもった複数デバイスとを含む情報
   処理装置の割込制御回路において、前記複数の割込要求
   のうち最も優先度の高いものを前記中央処理回路へ通知
   する割込優先制御回路と、前記各デバイスからの割込要
   求の優先度をプログラムからの指定によって任意に変更
   して前記割込優先制御回路へ供給する手段を有する割込
   優先度可変回路とを備えることを特徴とする割込制御回
   路。