JPS6046063A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6046063A JPS6046063A JP58153879A JP15387983A JPS6046063A JP S6046063 A JPS6046063 A JP S6046063A JP 58153879 A JP58153879 A JP 58153879A JP 15387983 A JP15387983 A JP 15387983A JP S6046063 A JPS6046063 A JP S6046063A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- field effect
- type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の構造に関するものである。
現在のトランジスタ、集積回路、混成集積回路等の半導
体装置で、その安全動作領域は信頼度の重要項目であシ
、それを広げることは、製品価値を高めることになり、
設計者は、種々の手段を用いて、改善を実施してする。
体装置で、その安全動作領域は信頼度の重要項目であシ
、それを広げることは、製品価値を高めることになり、
設計者は、種々の手段を用いて、改善を実施してする。
例えば、トランジスタでは、エミッタ部を細分化し、さ
らにその分割トランジスタにベース抵抗もしくはエミッ
タ抵抗を設けることにより分割トランジスタ群を、よシ
均一に動作させ安全動作領域を広げている。一方集積回
路、混成集積回路等では、安全動作領域を広げる為に１
例えば、大電流が流れる等の異常動作を検知する保護回
路を設けている。
らにその分割トランジスタにベース抵抗もしくはエミッ
タ抵抗を設けることにより分割トランジスタ群を、よシ
均一に動作させ安全動作領域を広げている。一方集積回
路、混成集積回路等では、安全動作領域を広げる為に１
例えば、大電流が流れる等の異常動作を検知する保護回
路を設けている。
この様に半導体素子メーカーは、安全動作領域の拡大に
、注目しておシ、それなりの改善は、成されてきた。し
かしトランジスタを使用する装置メーカーでは・１、コ
スト低減の為に外付保護回路は省略化が進みさかつ使用
条件も絶対最大定格近くになっている。又同様に集積回
路や混成集積回路でも、素子のコスト低減の為に、主要
機能と関係のない保護回路が占める面積を小さくするこ
とが望まれている。
、注目しておシ、それなりの改善は、成されてきた。し
かしトランジスタを使用する装置メーカーでは・１、コ
スト低減の為に外付保護回路は省略化が進みさかつ使用
条件も絶対最大定格近くになっている。又同様に集積回
路や混成集積回路でも、素子のコスト低減の為に、主要
機能と関係のない保護回路が占める面積を小さくするこ
とが望まれている。
本発明は、半導体素子の安全動作領域をさらに拡大し、
先に述べた装置メーカー及び半導体装置メーカーのコス
ト低減に寄与するものである。
先に述べた装置メーカー及び半導体装置メーカーのコス
ト低減に寄与するものである。
次に本発明を図面を用いてよシ詳細に説明する。
第１図ａは、主にトランジスタに適用されている安全動
作領域を拡大する方法を示す拡畝傳造図であり、第１図
すは、その等唾回路図でるる。すなわち、コレクタとし
ての半導体基板中に設けられたベース領域３内に有する
エミッタ領域１を分割して多数の領域としている。この
ような多数エミッタ信造では特定のエミッタに電流集中
が起こり、このため基板破壊を起すので、これを防ぐ為
に各エミッタ領域１から導出される電極６に外付け、又
は拡散によるバランス抵抗２を接続している。バランス
抵抗２は、ベース領域３から導出される電匝５に接続す
る場合ものる。尚、４は酸化５暎である。
作領域を拡大する方法を示す拡畝傳造図であり、第１図
すは、その等唾回路図でるる。すなわち、コレクタとし
ての半導体基板中に設けられたベース領域３内に有する
エミッタ領域１を分割して多数の領域としている。この
ような多数エミッタ信造では特定のエミッタに電流集中
が起こり、このため基板破壊を起すので、これを防ぐ為
に各エミッタ領域１から導出される電極６に外付け、又
は拡散によるバランス抵抗２を接続している。バランス
抵抗２は、ベース領域３から導出される電匝５に接続す
る場合ものる。尚、４は酸化５暎である。
この様なｆ１４造を採ることによシ、安全動作領域は、
広が杯が、総電流値を制限する作用がない為、′″ 臨
界状態近くでは、エミッタ領域１の一部分に屯流果中、
発熱、大ＹＬ流集中とてと正帰還現象が生じる為、破壊
に玖ってしまう。
広が杯が、総電流値を制限する作用がない為、′″ 臨
界状態近くでは、エミッタ領域１の一部分に屯流果中、
発熱、大ＹＬ流集中とてと正帰還現象が生じる為、破壊
に玖ってしまう。
第２図ａは、本発明の一実施例による半導体系子の拡散
構造図で、ｆ：）り Ｘ第２図すは、その青両回路図で
める。Ｐ戚シリコン基板１４にＮ型埋込層およびＰ型埋
込層９′を有し、その上のＮ型エピタキシャル層はＰ型
分離領域１２で複数の島領域７．８に分けられている。
構造図で、ｆ：）り Ｘ第２図すは、その青両回路図で
める。Ｐ戚シリコン基板１４にＮ型埋込層およびＰ型埋
込層９′を有し、その上のＮ型エピタキシャル層はＰ型
分離領域１２で複数の島領域７．８に分けられている。
このうち島領域７にベース領域３とエミッタ領域１とを
もつバイポーラトランジスタを形成し、島領域８にゲー
ト領域９をもつ接合型電界効果トランジスタが形成され
ている。このトランジスタのベース領域３とエミッタ領
域１とはそれぞれ電界効果トランジスタのドレイン領域
８およびゲート領域９と、酸化膜４上の配線層５および
５″′で互いに漱続されている。
もつバイポーラトランジスタを形成し、島領域８にゲー
ト領域９をもつ接合型電界効果トランジスタが形成され
ている。このトランジスタのベース領域３とエミッタ領
域１とはそれぞれ電界効果トランジスタのドレイン領域
８およびゲート領域９と、酸化膜４上の配線層５および
５″′で互いに漱続されている。
従って、バイポーラトランジスタに異常時に、大きなエ
ミッタ電流が流れようとするボき、そのベース電流も、
増加するが、このとき電界効果トランジスタのチャネル
１０に沿って、より大きな電位差が生じる。このため、
ソース１１に近いゲん 一ト領域９の空乏層が、さらに伸び夙為、チャネル抵抗
が増加し、ベース電流を減らし、ついには、しゃ断して
しまう。つまシ、電界効果トランジスタが、負帰還の作
用をし、電流暴走をなくする。
ミッタ電流が流れようとするボき、そのベース電流も、
増加するが、このとき電界効果トランジスタのチャネル
１０に沿って、より大きな電位差が生じる。このため、
ソース１１に近いゲん 一ト領域９の空乏層が、さらに伸び夙為、チャネル抵抗
が増加し、ベース電流を減らし、ついには、しゃ断して
しまう。つまシ、電界効果トランジスタが、負帰還の作
用をし、電流暴走をなくする。
従って、本発明による半導体素子は電流暴走に対し負帰
還がかかり、自ら保護動作し、安全動作領域は、耐圧と
、ボンディング溶断電流近くまで拡大される。
還がかかり、自ら保護動作し、安全動作領域は、耐圧と
、ボンディング溶断電流近くまで拡大される。
第３図は、外付は又は、拡散によるエミッタ抵抗１４を
設けた他の実施例の等価回路図である。
設けた他の実施例の等価回路図である。
エミッタ抵抗１４に生ずる電位差により、さらに強い保
護動作が得られる。
護動作が得られる。
第４図ａはトランジスタで実施されている安全動作領域
拡大方法の従来の例を示す構造図であシ、同図すは、そ
の等価回路図である。 第２図ａは、本発明による半導体素子構造図で必シ、同
図すは、その等価回路図である。 第３図は他の実施例の等価回路図である。 １・・・・・・エミッタ、２・・・・・・バランス抵抗
、３・・・・・・ベース、４・・・・・・酸化膜、訃・
・・・・ベース成極、６・・・・・・エミッタ電極、７
・・・・・・コレクタ、８・・・・・・トレイン、９・
・・・・・ゲート、１０・・・・・・チャネル、１１・
・・・・・ソース、１２・・・・・・絶縁層、１３Ｎ”
″埋込み層、１４・・・・・・エミッタ抵抗。 Ｚ ｌ 図ｂ ６２ 図 ａ 諺？図ｂ 笛３ 図
拡大方法の従来の例を示す構造図であシ、同図すは、そ
の等価回路図である。 第２図ａは、本発明による半導体素子構造図で必シ、同
図すは、その等価回路図である。 第３図は他の実施例の等価回路図である。 １・・・・・・エミッタ、２・・・・・・バランス抵抗
、３・・・・・・ベース、４・・・・・・酸化膜、訃・
・・・・ベース成極、６・・・・・・エミッタ電極、７
・・・・・・コレクタ、８・・・・・・トレイン、９・
・・・・・ゲート、１０・・・・・・チャネル、１１・
・・・・・ソース、１２・・・・・・絶縁層、１３Ｎ”
″埋込み層、１４・・・・・・エミッタ抵抗。 Ｚ ｌ 図ｂ ６２ 図 ａ 諺？図ｂ 笛３ 図
Claims (1)
- バイポーラトランジスタのベースおよびエミッタに電界
効果トランジスタのドレインおよびゲートがそれぞれ接
続されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153879A JPS6046063A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153879A JPS6046063A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046063A true JPS6046063A (ja) | 1985-03-12 |
Family
ID=15572100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153879A Pending JPS6046063A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046063A (ja) |
-
1983
- 1983-08-23 JP JP58153879A patent/JPS6046063A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821667B2 (ja) | 集積回路チップ | |
| JP3302275B2 (ja) | 半導体デバイス | |
| JPH1065020A (ja) | 半導体装置 | |
| USRE35486E (en) | Circuital arrangement for preventing latchup in transistors with insulated collectors | |
| JP2722453B2 (ja) | 半導体装置 | |
| JPH0282533A (ja) | バイポーラ・トランジスタ | |
| JPS6046063A (ja) | 半導体装置 | |
| JP4457620B2 (ja) | 静電破壊保護回路 | |
| JPS6331943B2 (ja) | ||
| JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JPS61129861A (ja) | 半導体装置 | |
| JPS632150B2 (ja) | ||
| JPH0456465B2 (ja) | ||
| JPS59189665A (ja) | 半導体装置 | |
| JPH0478018B2 (ja) | ||
| JP2003100877A (ja) | 入力保護回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS5956757A (ja) | 半導体装置 | |
| JP2001223277A (ja) | 入出力保護回路 | |
| JPH0240960A (ja) | 入力保護回路装置 | |
| JPH05145008A (ja) | 半導体集積回路装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH09116021A (ja) | 半導体集積回路とその製造方法 | |
| JPH0677314A (ja) | 半導体装置 | |
| JPH0783092B2 (ja) | 半導体装置 |