JPS6046077A - 可変容量素子 - Google Patents
可変容量素子Info
- Publication number
- JPS6046077A JPS6046077A JP58153977A JP15397783A JPS6046077A JP S6046077 A JPS6046077 A JP S6046077A JP 58153977 A JP58153977 A JP 58153977A JP 15397783 A JP15397783 A JP 15397783A JP S6046077 A JPS6046077 A JP S6046077A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- variable capacitance
- capacitance
- capacitance element
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、太ぎな容量変化比が得られるようになされた
可変容量素子に関するものである。
可変容量素子に関するものである。
電子同調ラジオ等に使用される可変容量素子として従来
第１図のようなＰＮ接合ダイオードが知られている。
第１図のようなＰＮ接合ダイオードが知られている。
同図において１はＮ型半導体領域、２はＰ型半導体領域
、３はＰＮ接合、４および５は上記領域１および領域２
に各々設けられたオーミック電極６および７は上記電極
４，５に各々設けられた引出し端子、８は空乏層である
。以上の構成において、引出し端子６および７に加えら
れるバイアス電圧に応じて空乏層８が伸縮し、これに基
づ（容量値の変化が上記引出し端子６および７間におい
て読み出されるようになっている。
、３はＰＮ接合、４および５は上記領域１および領域２
に各々設けられたオーミック電極６および７は上記電極
４，５に各々設けられた引出し端子、８は空乏層である
。以上の構成において、引出し端子６および７に加えら
れるバイアス電圧に応じて空乏層８が伸縮し、これに基
づ（容量値の変化が上記引出し端子６および７間におい
て読み出されるようになっている。
ところでこのような構造の可変容量素子においては、上
記引き出し端子６および７が容量読出し端子（電極）と
して用いられると共にを２層８ン伸縮さセるためのバイ
アス電圧印加端子としても用いられるために、引出し端
子６および７間に容量続出用人力信号が印加されに時あ
るいはバイアス電圧が印加された時は共に空乏層８が伸
縮するので容量値が変化音ることになる。このために同
調回路に適用した場合には入力信号によって容量値が変
化してしまうので、同調ずれが生ずるようＫなり、また
混変調特性の劣化の原因となる。すなわち入力信号によ
って容量変化を受けしかもその変化曲線は非線形となる
ので１人力信号周波数が変調ン受けて高周波成分が生ま
れるようになる。
記引き出し端子６および７が容量読出し端子（電極）と
して用いられると共にを２層８ン伸縮さセるためのバイ
アス電圧印加端子としても用いられるために、引出し端
子６および７間に容量続出用人力信号が印加されに時あ
るいはバイアス電圧が印加された時は共に空乏層８が伸
縮するので容量値が変化音ることになる。このために同
調回路に適用した場合には入力信号によって容量値が変
化してしまうので、同調ずれが生ずるようＫなり、また
混変調特性の劣化の原因となる。すなわち入力信号によ
って容量変化を受けしかもその変化曲線は非線形となる
ので１人力信号周波数が変調ン受けて高周波成分が生ま
れるようになる。
このような欠点ン除くために容量読出し電極とバイアス
電圧印加電極とン分離させるように構成した。第２図（
ａＪのような３端子のＭＩＳ型可変可変容量素子開昭５
５−１２０１７５号公報で示されるように提供されてい
る。
電圧印加電極とン分離させるように構成した。第２図（
ａＪのような３端子のＭＩＳ型可変可変容量素子開昭５
５−１２０１７５号公報で示されるように提供されてい
る。
同図において、１１はＮ型半導体領域＋ １２Ａ、 １
２ＢはＰ型半導体領域、１３はＰＮ接合、１４は上記Ｐ
＋型領域１２Ａ、１２８間のＮ型領域１１表面に設けら
れ几絶縁膜、 １５．１６Ａ、 １６ Ｂ、 １７は各
々Ｎ型領域１１゜Ｐ１型領域１２Ａ、１２Ｂ、絶縁膜１
４に設けられた電極。
２ＢはＰ型半導体領域、１３はＰＮ接合、１４は上記Ｐ
＋型領域１２Ａ、１２８間のＮ型領域１１表面に設けら
れ几絶縁膜、 １５．１６Ａ、 １６ Ｂ、 １７は各
々Ｎ型領域１１゜Ｐ１型領域１２Ａ、１２Ｂ、絶縁膜１
４に設けられた電極。
１８、１９．２０６’！各々電極１５．電極１６Ａ、１
６Ｂ、電極１７に設けられＵ引出し端子、２１は空乏層
である。
６Ｂ、電極１７に設けられＵ引出し端子、２１は空乏層
である。
上記Ｐ型領域１２Ａ、１２Ｂおよびこれらに設けられた
電極１６Ａ、１６Ｂによって空乏層制御部幻が構成され
、絶縁膜１４およびこれに設けられた電極１７によって
容量読出部列が構成される。
電極１６Ａ、１６Ｂによって空乏層制御部幻が構成され
、絶縁膜１４およびこれに設けられた電極１７によって
容量読出部列が構成される。
以上において引出しん子１８．１９間にＰＮ接合１３ン
逆バイアスするようなバイア２電圧ｖＢン印加しこれを
可変することによりを２層２１の幅が変化し、それによ
る容量変化が引出し端子１８．２０間から読み出されて
第２図（ｂＪのような容量（ＣＪ対箪圧（ＶＪ特性が得
られる。ここで容量Ｈは上記逆バイアス電圧ｖＢが００
時の値であり、容量りは逆バイア７、電圧ｖＢが増加さ
れしぎい電圧ＶＢＴｌ”経過しに後の、 ＶＢＬ時にお
ける値であり、各々Ｍｉｓ−Ｃ−Ｖ特性における容量最
大値ＣｍａＸおよび容量最小値Ｃｍ１ｎを示している。
逆バイアスするようなバイア２電圧ｖＢン印加しこれを
可変することによりを２層２１の幅が変化し、それによ
る容量変化が引出し端子１８．２０間から読み出されて
第２図（ｂＪのような容量（ＣＪ対箪圧（ＶＪ特性が得
られる。ここで容量Ｈは上記逆バイアス電圧ｖＢが００
時の値であり、容量りは逆バイア７、電圧ｖＢが増加さ
れしぎい電圧ＶＢＴｌ”経過しに後の、 ＶＢＬ時にお
ける値であり、各々Ｍｉｓ−Ｃ−Ｖ特性における容量最
大値ＣｍａＸおよび容量最小値Ｃｍ１ｎを示している。
ここで第２図（ａＪの構造で可変容量素子としての容量
変化比を大きくするためには上記Ｈ／Ｌ比を太きくする
必要がある。この要望を満たすための手段としては上記
容量読出部２４ケ構成している絶縁膜１４の膜厚ン小に
する方法、あるいはＮ型半導体領域１１のキャリア濃度
７丁げろ方法が考えられる。
変化比を大きくするためには上記Ｈ／Ｌ比を太きくする
必要がある。この要望を満たすための手段としては上記
容量読出部２４ケ構成している絶縁膜１４の膜厚ン小に
する方法、あるいはＮ型半導体領域１１のキャリア濃度
７丁げろ方法が考えられる。
しかし後者のように、キャリア濃度ン下げることはＱ値
の低下ン招（ので好筐しくない。 ！また前者において
は第３図に示すように、ｔｆＪ軸の絶縁膜１４例えば酸
化膜の膜厚ｔを／Ｊ１にする程縦軸のＨ／Ｌ比を大きく
することができる力瓢それに比例して絶縁膜１４内のピ
ンホール数が増加してくる等に因って絶縁膜１４の絶縁
性が劣化して（るのは避けられない。
の低下ン招（ので好筐しくない。 ！また前者において
は第３図に示すように、ｔｆＪ軸の絶縁膜１４例えば酸
化膜の膜厚ｔを／Ｊ１にする程縦軸のＨ／Ｌ比を大きく
することができる力瓢それに比例して絶縁膜１４内のピ
ンホール数が増加してくる等に因って絶縁膜１４の絶縁
性が劣化して（るのは避けられない。
本発明は以上の問題に対処してなされＫもので、半導体
基板上に空乏層制御部と絶縁膜を介して設げられ定容量
読出電極を含む容量読出部とが形成されてなる可変容量
素子において、上記絶縁膜が半導体基板表面に形成され
た第１の絶縁膜およびこの上に形成された第２の絶縁膜
の積層構造に構成することにより従来欠点を除去するよ
うにした可変容量素子を提供することを目的とするもの
である。以下図面を参照して本発明実施例を説明する。
基板上に空乏層制御部と絶縁膜を介して設げられ定容量
読出電極を含む容量読出部とが形成されてなる可変容量
素子において、上記絶縁膜が半導体基板表面に形成され
た第１の絶縁膜およびこの上に形成された第２の絶縁膜
の積層構造に構成することにより従来欠点を除去するよ
うにした可変容量素子を提供することを目的とするもの
である。以下図面を参照して本発明実施例を説明する。
第４図は本発明実施例による可変容量素子を示す断面図
で第２図（ａ）と同一部分は同一番号で示し、容量続出
部冴を構成する絶縁膜δはＮ型半導体領域１１表面に形
成きれた第１の絶縁膜２５Ａ例えば酸化膜（５ｉ０２
）およびこの上に形成された第２の絶縁膜２５Ｂ例えば
窒化膜（ＳｉＮ ）からなる積層構造によって構成され
る。
で第２図（ａ）と同一部分は同一番号で示し、容量続出
部冴を構成する絶縁膜δはＮ型半導体領域１１表面に形
成きれた第１の絶縁膜２５Ａ例えば酸化膜（５ｉ０２
）およびこの上に形成された第２の絶縁膜２５Ｂ例えば
窒化膜（ＳｉＮ ）からなる積層構造によって構成され
る。
Ｈ７Ｌ比のＨレベルおよびＬレベルは次の式によって絡
えられる。
えられる。
Ｈレベル：
Ｌレベルニ
ー例トシて、ｄＳｉｏ２＝１００ Ａ ＋ ｄＳ ｔＮ
”” １００ Ａに設定した時、上記（１７，（２Ｊ
に基つ（計算の結果、Ｈ７Ｌ比は約４１＠を得ることが
でき瓦。これはｄｓｉＱ２＝ １００＾で酸化＃２５Ａ
のみ設けた場合のＨ／Ｌ比よりやや／Ｊ％さな値である
が、絶縁性の点では著るしく医れておりしかもｄｓｉ０
２ユ１，０００λに単独に設けた場合に比べて約５陪の
値となる。
”” １００ Ａに設定した時、上記（１７，（２Ｊ
に基つ（計算の結果、Ｈ７Ｌ比は約４１＠を得ることが
でき瓦。これはｄｓｉＱ２＝ １００＾で酸化＃２５Ａ
のみ設けた場合のＨ／Ｌ比よりやや／Ｊ％さな値である
が、絶縁性の点では著るしく医れておりしかもｄｓｉ０
２ユ１，０００λに単独に設けた場合に比べて約５陪の
値となる。
このように、容量読出部列の絶縁膜５を多層構造に構成
することにより、下部の絶縁膜２５Ａの膜厚を小に設定
してもこれに因る絶縁性の劣化は上部の絶縁膜２５Ｂに
より補われるので、絶縁性を劣化させることな（Ｈ／Ｌ
比を大きくとることができるようになる。
することにより、下部の絶縁膜２５Ａの膜厚を小に設定
してもこれに因る絶縁性の劣化は上部の絶縁膜２５Ｂに
より補われるので、絶縁性を劣化させることな（Ｈ／Ｌ
比を大きくとることができるようになる。
特に窒化膜は絶縁性に曖れていると共に外部からの有無
不純物等の侵入に対するマスク性にも浸れているので、
酸化膜と組み合わセることにより膜厚が小さくとも十分
大きなＨ／Ｌ比を得ることができる。
不純物等の侵入に対するマスク性にも浸れているので、
酸化膜と組み合わセることにより膜厚が小さくとも十分
大きなＨ／Ｌ比を得ることができる。
各絶縁膜の膜厚の設定は目的、用途に応じて任意に選ぶ
ことができる。
ことができる。
以上述べて明らかなように本発明によれば、半導体基板
上に空乏層制御部と絶縁膜を介して設けられ１こ容量読
出電極を含む容量続出部とが形成されてなる可変容量素
子において、上記絶縁膜が半導体基板表面に形成された
第１の絶縁膜およびこの上に形成された第２の絶縁膜の
積層構造に構成したものであるから、従来欠点を除去す
ることができる。
上に空乏層制御部と絶縁膜を介して設けられ１こ容量読
出電極を含む容量続出部とが形成されてなる可変容量素
子において、上記絶縁膜が半導体基板表面に形成された
第１の絶縁膜およびこの上に形成された第２の絶縁膜の
積層構造に構成したものであるから、従来欠点を除去す
ることができる。
本発明により容量変化比の大きな可変容量素子が得られ
るので、電子同調を必要とする各種同調回路に広範囲に
適用することかできる。
るので、電子同調を必要とする各種同調回路に広範囲に
適用することかできる。
第１図、第２図（ａ）および第２図（ｂＪは従来例を示
す断面図および特性図、第３図は本発明を説明するため
の特性図、第４図は本発明実施例を示す断面図である。 １６Ａ、１６Ｂ・・・バイアス電極、１７・・・容量読
出電極、２１・・・空乏層、乙・・・空乏層制御部、冴
・・・容量続出部、２５、２５Ａ、 ２５Ｂ−・・絶縁
膜。 第１図 一一二岬 り。 寸 １１ Ｆ） −Ｈ蘂 −Ｌ
す断面図および特性図、第３図は本発明を説明するため
の特性図、第４図は本発明実施例を示す断面図である。 １６Ａ、１６Ｂ・・・バイアス電極、１７・・・容量読
出電極、２１・・・空乏層、乙・・・空乏層制御部、冴
・・・容量続出部、２５、２５Ａ、 ２５Ｂ−・・絶縁
膜。 第１図 一一二岬 り。 寸 １１ Ｆ） −Ｈ蘂 −Ｌ
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に空乏層制御部と絶縁膜ン介して設け
られた容量読出電極ン含む容量続出部とが形成されてな
る可変容量素子において、上記絶縁膜が半導体基板表面
に形成された第１の絶縁膜およびこの上に形成された第
２の絶縁膜の積層構造から構成されたことン特徴とする
可変容量素子。 ２、 上記第１の絶縁膜が酸化膜および第２の絶縁膜が
窒化膜から構成されたことヲ４？徴とする特許請求の範
囲第１項記載の可変容量素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153977A JPS6046077A (ja) | 1983-08-23 | 1983-08-23 | 可変容量素子 |
| DE3431053A DE3431053A1 (de) | 1983-08-23 | 1984-08-23 | Kondensatorbauelement mit einstellbarer kapazitaet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153977A JPS6046077A (ja) | 1983-08-23 | 1983-08-23 | 可変容量素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046077A true JPS6046077A (ja) | 1985-03-12 |
Family
ID=15574212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153977A Pending JPS6046077A (ja) | 1983-08-23 | 1983-08-23 | 可変容量素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6046077A (ja) |
| DE (1) | DE3431053A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835587A (en) * | 1984-09-19 | 1989-05-30 | Fuji Electric Co., Ltd. | Semiconductor device for detecting radiation |
| KR940009352B1 (ko) * | 1990-07-09 | 1994-10-07 | 가부시끼가이샤 도시바 | 반도체 소자 |
| US6369671B1 (en) * | 1999-03-30 | 2002-04-09 | International Business Machines Corporation | Voltage controlled transmission line with real-time adaptive control |
-
1983
- 1983-08-23 JP JP58153977A patent/JPS6046077A/ja active Pending
-
1984
- 1984-08-23 DE DE3431053A patent/DE3431053A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE3431053A1 (de) | 1985-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143614A (en) | Monolithic inductor | |
| US3222610A (en) | Low frequency amplifier employing field effect device | |
| US3257631A (en) | Solid-state semiconductor network | |
| US3590272A (en) | Mis solid-state memory elements unitizing stable and reproducible charges in an insulating layer | |
| US4529995A (en) | Variable capacitance device | |
| JPS6046077A (ja) | 可変容量素子 | |
| US3704384A (en) | Monolithic capacitor structure | |
| JPS59154077A (ja) | 可変容量素子 | |
| JPH01100960A (ja) | 半導体集積回路装置 | |
| JPS586181A (ja) | 可変容量装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| GB2103012A (en) | Variable capacitor | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02240958A (ja) | 半導体集積回路装置 | |
| JPH03147376A (ja) | 可変容量素子 | |
| JPH0142149B2 (ja) | ||
| JP3138288B2 (ja) | 半導体装置 | |
| JPS6328500B2 (ja) | ||
| JPS5892272A (ja) | 負帰還型ＧａＡｓマイクロ波モノリシツク増幅回路装置 | |
| JPS586182A (ja) | 可変容量装置 | |
| JPS5825275A (ja) | 可変容量装置 | |
| JPS5843579A (ja) | 可変容量素子 | |
| JPH0454385B2 (ja) | ||
| JPH0294660A (ja) | 可変容量型の半導体装置 | |
| JPS5825278A (ja) | 可変容量装置 |