JPS5843579A - 可変容量素子 - Google Patents
可変容量素子Info
- Publication number
- JPS5843579A JPS5843579A JP56140967A JP14096781A JPS5843579A JP S5843579 A JPS5843579 A JP S5843579A JP 56140967 A JP56140967 A JP 56140967A JP 14096781 A JP14096781 A JP 14096781A JP S5843579 A JPS5843579 A JP S5843579A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- terminal
- capacity
- semiconductor layer
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、空乏層制御用バイアス端子と容量続出用端子
とが直流的に独立するように構成された可変容量素子に
関するものである。
とが直流的に独立するように構成された可変容量素子に
関するものである。
従来における可変容量素子として第１図のようなＰＮ接
合ダイオードを利用することが行われている。
合ダイオードを利用することが行われている。
同図におい′Ｃ１はＮ型半導体層；２はこのＮ型層ｌに
接してＰＮ接合部３を形成するＰ型層、４．５は上記Ｎ
型層ｌおよびＰ型層２に各々設けられたオーミック電極
、６は、１−ミック電極４．５間に逆方向バイアスとな
るように接続された空乏層制御用・（イアスミ圧、７は
容量続出用端子部である。
接してＰＮ接合部３を形成するＰ型層、４．５は上記Ｎ
型層ｌおよびＰ型層２に各々設けられたオーミック電極
、６は、１−ミック電極４．５間に逆方向バイアスとな
るように接続された空乏層制御用・（イアスミ圧、７は
容量続出用端子部である。
以上の構成にお’ｔ、−ａて、上記空乏層制御用・；イ
アスミ圧６′を可変するごとによりＰＮ接合部３両側に
（主として゛不純物濃度の低い側に）拡がる空乏層８の
巾りが変化するので、これに基づく容量値の変化が容量
続出用端子部７から読み出されるようになっている。
アスミ圧６′を可変するごとによりＰＮ接合部３両側に
（主として゛不純物濃度の低い側に）拡がる空乏層８の
巾りが変化するので、これに基づく容量値の変化が容量
続出用端子部７から読み出されるようになっている。
しかしながら以上のような従来の可変容量素子は、２端
子素子であるために空乏層制御用バイアス端子と容量続
出用端子とが共通電極によって構成されて直流的に独立
していないので、同調回路等に適用した場合に入力信号
によって不必要な容量変化等が引き起こされて同調ずれ
等の原因となる場合がある。
子素子であるために空乏層制御用バイアス端子と容量続
出用端子とが共通電極によって構成されて直流的に独立
していないので、同調回路等に適用した場合に入力信号
によって不必要な容量変化等が引き起こされて同調ずれ
等の原因となる場合がある。
したがって用途が制約されてしまう欠点があった。
本発明は以上の欠点を除去するためなされたもので・Ｐ
Ｎ！合部合部酸形成る一方何０半導体層に第１電極およ
び絶縁膜を介して第２電極を各々設け、上記第１電極齋
空乏層制御用六イアス端子としてかつ第２電極５を容量
続出用端子として用いることにより、上記両端子を直流
的に独立させるように構成した可変容量素子を提供する
ものである。以下図面を参照して本ｉ、！Ａ実施例を説
明する。第；図は本発明実施例による可変容量素子を示
す断面図で第１図と同一部分は同一番号で示し、９はＰ
型半導体層２に設けられたオーミック電極、１０はこの
Ｐ型半導体層２に絶縁膜１】例えばシリコン酸化膜を介
して設けられた電極、１２ぽ容量続出用端子部である。
Ｎ！合部合部酸形成る一方何０半導体層に第１電極およ
び絶縁膜を介して第２電極を各々設け、上記第１電極齋
空乏層制御用六イアス端子としてかつ第２電極５を容量
続出用端子として用いることにより、上記両端子を直流
的に独立させるように構成した可変容量素子を提供する
ものである。以下図面を参照して本ｉ、！Ａ実施例を説
明する。第；図は本発明実施例による可変容量素子を示
す断面図で第１図と同一部分は同一番号で示し、９はＰ
型半導体層２に設けられたオーミック電極、１０はこの
Ｐ型半導体層２に絶縁膜１】例えばシリコン酸化膜を介
して設けられた電極、１２ぽ容量続出用端子部である。
以上の構成におい七、上記空乏層制御用バイアス電圧６
を可変することによりＰＮ接各部の両側に拡がる空乏層
８の巾りは変化するようになる。これＫよ−て容量読出
用端子部”′かｆｆ、：、９．、：、口上記空乏層°の
巾りの変化に応じた容量値の変化 読み出される。この
場合上記電極１０、絶縁膜１１およびＮ型半導体層２は
いわゆるＭＯ８構造を構成しているので、上記容量読出
用端子１２からは上記空乏層８の変化分による４容量に
、上記絶縁膜１】自身による容量およびＰ型半導体層１
．とＮ型半導体層２による容量が直列に加えられター直
列容量が読人出されることになる。
を可変することによりＰＮ接各部の両側に拡がる空乏層
８の巾りは変化するようになる。これＫよ−て容量読出
用端子部”′かｆｆ、：、９．、：、口上記空乏層°の
巾りの変化に応じた容量値の変化 読み出される。この
場合上記電極１０、絶縁膜１１およびＮ型半導体層２は
いわゆるＭＯ８構造を構成しているので、上記容量読出
用端子１２からは上記空乏層８の変化分による４容量に
、上記絶縁膜１】自身による容量およびＰ型半導体層１
．とＮ型半導体層２による容量が直列に加えられター直
列容量が読人出されることになる。
上記絶縁膜１１としてはシリコン酸化膜を一例に挙げた
が誘電体材料であれば任意の獅料を使用することができ
る。
が誘電体材料であれば任意の獅料を使用することができ
る。
また各半導体層はシリコンを含む任意の半導体材料によ
って構成することができ、さらに各半導体層゛ の導電
型は任意に選択すらことができる。
って構成することができ、さらに各半導体層゛ の導電
型は任意に選択すらことができる。
以上述べて明らかなように本発明によれば、ＰＮ接合部
を形成する一方側の半導体層にオーミック電極７゛ら成
る第１１！−極”よび竺縁膜な介してＭＯ８構造から成
る第２電極を各々設け一１上記第１電極を空続出用端子
とし上用いるように構成するものであるから、空乏層側
−、、鼠バイアス端子と容量読出用端子とを直流的に独
立Ｓせることができる。 −したがって、同調回路
等に適用した場合でも入力信号の影響によって同調ずれ
等を生じることはなくなるので、広範囲の用途に適用で
きるようＫなる。
を形成する一方側の半導体層にオーミック電極７゛ら成
る第１１！−極”よび竺縁膜な介してＭＯ８構造から成
る第２電極を各々設け一１上記第１電極を空続出用端子
とし上用いるように構成するものであるから、空乏層側
−、、鼠バイアス端子と容量読出用端子とを直流的に独
立Ｓせることができる。 −したがって、同調回路
等に適用した場合でも入力信号の影響によって同調ずれ
等を生じることはなくなるので、広範囲の用途に適用で
きるようＫなる。
特に本発明のように絶、縁膜を介して容量続出電極を設
けることにより、リーク電１流を少なく抑えることがで
きるのでより高性能な・、動作が期待できる。
けることにより、リーク電１流を少なく抑えることがで
きるのでより高性能な・、動作が期待できる。
第１図および第２図はそれぞれ従来例および本発明実施
例を示す、断面図である。 ２−３・・・ＰＮ接合部、
６・・・空乏層制御用ノくイアスミ圧、８・・・空乏層
、９・・・・オーミ・ツク電極（空、乏、層制御・（イ
、１アス電極）、１０・・・容量読出電極１．１１１・
・・・絶縁膜、１２・・・容量読出用端子。 ・ 特許出願人 クラリオン株式会社ゝ 。 第１囮 第２囚
例を示す、断面図である。 ２−３・・・ＰＮ接合部、
６・・・空乏層制御用ノくイアスミ圧、８・・・空乏層
、９・・・・オーミ・ツク電極（空、乏、層制御・（イ
、１アス電極）、１０・・・容量読出電極１．１１１・
・・・絶縁膜、１２・・・容量読出用端子。 ・ 特許出願人 クラリオン株式会社ゝ 。 第１囮 第２囚
Claims (1)
- 【特許請求の範囲】 １、第１導電型半導体層と１．この第１導電型半導体層
に接してＰＮ接合一部を、形成する第２導電型半導体層
と、この第２導電型半導体層に設けられた第１電極およ
び第２導電型半導体層に絶縁膜を介して設けられた第２
電極とを含み、上記第１電極がｉ２層制御用バイアス端
子として用いられかつ上記第２電極が容量続出用端子と
して用いられるように構成したことを特徴とする可変容
量素子。 ２、゛上記絶縁膜がシリコン酸化膜から成ることを特徴
とする特許請求の艷囲゛第・１項記載の可変容量素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140967A JPS5843579A (ja) | 1981-09-09 | 1981-09-09 | 可変容量素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140967A JPS5843579A (ja) | 1981-09-09 | 1981-09-09 | 可変容量素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843579A true JPS5843579A (ja) | 1983-03-14 |
Family
ID=15280982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56140967A Pending JPS5843579A (ja) | 1981-09-09 | 1981-09-09 | 可変容量素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843579A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093694A (en) * | 1990-04-06 | 1992-03-03 | Ueyama Ken Ichi | Semiconductor variable capacitance diode with forward biasing |
-
1981
- 1981-09-09 JP JP56140967A patent/JPS5843579A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093694A (en) * | 1990-04-06 | 1992-03-03 | Ueyama Ken Ichi | Semiconductor variable capacitance diode with forward biasing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124824B2 (ja) | ||
| US3384829A (en) | Semiconductor variable capacitance element | |
| JPS5843579A (ja) | 可変容量素子 | |
| JPS59104180A (ja) | 可変容量ダイオ−ド | |
| FR1279771A (fr) | Filtre bouchon à bande étroite et semiconducteur monobloc utilisable dans ce filtre | |
| JPS586181A (ja) | 可変容量装置 | |
| JPS5923569A (ja) | 半導体可変容量素子 | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| JPH03147376A (ja) | 可変容量素子 | |
| JPH0142149B2 (ja) | ||
| JPS5853864A (ja) | 半導体可変容量素子 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JP2001267497A (ja) | 可変容量素子 | |
| JPS6328499B2 (ja) | ||
| JPS586182A (ja) | 可変容量装置 | |
| JPS60170964A (ja) | 容量素子 | |
| JPS6118344B2 (ja) | ||
| JPH03155659A (ja) | 半導体装置 | |
| JPH02240958A (ja) | 半導体集積回路装置 | |
| JPS6342423B2 (ja) | ||
| JPH01268050A (ja) | 拡散抵抗素子 | |
| KR800000386Y1 (ko) | 반도체 집적회로(半導體集積回路) | |
| JPS6328498B2 (ja) | ||
| US3255360A (en) | Field-effect negative resistor | |
| JPS6366433B2 (ja) |