JPS604630B2 - 位相検波回路 - Google Patents

Description

【発明の詳細な説明】 この発明は例えばテレビジョン受像機のＡＦＣ（自動周
波制御）回路に用いて好的な位相検波回路に関する。

例えばテレビジョン受像機に於いては各種信号処理を行
うのに水平同期信号に同期したクロツク信号を必要とす
る場合がある。

このようなクロツク信号生成回路は一般にＶＣ○（電圧
制御発振回路）、位相検波回路、ローパスフィルタ等か
ら成るＰＬＬ（フェイズロツクドルーブ）回路を用いた
ＡＦＣ（自動周波数制御）回路構成をとっている。第１
図は上述したようなＡＦＣ回路に使用される位相検波回
路の従来構成を示すものである。

図示の構成のものはＶＣ０（図示せず）の出力である周
波数ｆＨ（水平走査周波数）の発振信号Ｓ。と水平同期
分離された水平同期信号ＳＨとの位相比較を行い、その
比較差がコンデンサＣｏに充電される電流１，と放電さ
れる電流１２のパルス幅の差として出るものである。こ
の動作を第２図を用いて説明するに、第２図ａは発振信
号Ｓ。

を示す。第１図に於いて水平同期信号ＳＨがロー“Ｌ”
レベルにあるとき、トランジスタＱ，．がオフし、トラ
ンジスタＱ，２がオンし、トランジスタＱ，３，Ｑ，４
のいずれか一方に亀流ｌｏが流れる。このとき、発振信
号Ｓｏが“Ｌ”ならトランジスタＱ，３がオンし、トラ
ンジスタＱ，４がオフし、電流いまトランジスタＱ，３
を流れ、１３＝ｌｏとなる。そして、トランジスタＱ，
５とＱ，６はカレンミラー回路を構成しており、トラン
ジスタＱ，５，Ｑ，６の電流増幅率８が大きいと、コン
ヂンサＣ。を充電する。この状態を第２図ｂに示す。発
振信号Ｓｏがハィ“Ｈ”レベルにあるときは、トランジ
スタＱ，４がオンし、１２＝ｌｏとなりコンデンサＣ。
から電流を引き去り放電する。この状態を第２図ｄに示
す。水平同期信号ＳＨが発振信号Ｓｏの“Ｌ”と“Ｈ”
にかかる時は、第２図ｂ，ｄで説明した両動作を行い、
第２図ｃに示すようになる。

したがって１水平走査期間ＩＨでコンデンサＣｏに充放
電され、それにより変化する電圧△Ｖは次の式ｍで表わ
される。

△Ｖ＝（１．・ｔ，一１２・ｔ２）／Ｃ＾ …
【１｝但し、Ｌ：発振信号Ｓｏが“Ｌ”の時の水平同期
信号ＳＨの時間幅ら：発振信号Ｓ。

が“Ｈ”の時の水平同期信号ＳＨの時間幅で両時間幅ｔ
，，ｔ２はｔ，十ｔ２＝一定なる関係にある。

Ｃ＾：コンデンサＣｏの容量値 ここで理想的には１，＝１２＝ｌｏとなるので、△Ｖは
ＡＶ＝（ｔｌ−ｔ２＞１０／Ｃ＾ ・‐‐｛
２｝となり、その位相検波特性は第３図に実線Ａで示す
ものとなる。

なお、第３図に於いて機軸のま発振信号Ｓ。と水平同期
信号ＳＨの位相（時間）差を示す。すなわち、発振信号
Ｓｏの“Ｌ”レベルの部分に水平同期信号ＳＨがある場
合と、“Ｈ”レベルの部分に水平同期信号ＳＨが位置す
る場合とで位相検波特の傾きが等しいわけである。しか
しながら、第１図に示すような位相検波回路を集積回路
等で製造した場合、カレントミラー回路に使用されたＰ
ＮＰトランジスタＱ，５，Ｑ，６（ラテラルトランジス
タ）の８が所定の値より４・さくなったり、あるいはば
らついたりすることが多く、電流１，と１２は等しくな
らず、１，が１２よりづ、さくなる。

これにより位相検波特性が第３図に破線Ｂで示すように
発振信号Ｓｏの“Ｌ”の部分に水平同期信号ＳＨが存在
する場合と、“Ｈ”の部分に水平同期信号ＳＨが存在す
る場合とで位相検波特性の懐きが異なるようになってし
まう。以下、これについて説明するに、今、仮にトラン
ジスタＱ，５とＱ，６の特性（ベース電流１８、電流増
幅率３、ベース・ェミツタ間電圧ＶＢ８）が等しいとす
る。

トランジスタＱ，５，Ｑ，６のェミツタ電流をそれぞれ
ＩＢ，，１８２とすると、１８，＝１３−１８
…・・・【３’ＩＥ２ ＝１，十ＩＢ
・・・・・・【４１ここで、前
述の如くトランジスタＱ，５．Ｑ，６に０於いてＩＢ，
８，Ｖ８８が等しいのでＩＥ，＝１８２、これにより電
流１３，１２はそれぞれ、１３：１・十２１８ｉｌ，十
字．．．．．棚夕 １１＝１３／（１十孝）……【６｝
となる。

そこで、１３＝ｌｏでかつＢ＞＞１ならば１，白１３＝
ｌｏでその位相検波特性は第３図に実線Ａで示すような
ものとなる。

ところが３が小さいと１，＜１３＝ｌｏｏとなる。とこ
ろで△Ｖは△Ｖ＝（１，．ｔ，一１２．ｔ２）／Ｃ＾＝
（１１・ｔｌ一１０・ｔ２）／Ｃ＾ イ７１と
表わされるから上述の如く１．＜ｌｏであると、その位
相検波特性は第３図に破線Ｂで示すようなものとなって
しまう。

ＡＦＣ回路は△Ｖ＝０となるように動作するが、位相検
波特性上に傾きの異なる部分があると、△Ｖ：０となっ
て発振信号Ｓｏと水平同期信号ＳＨの位相が同期したよ
うにみえても実際は発振信号Ｓｏが水平同期信号ＳＨに
対してずれ、両者の位相誤差が生じていることになる。

したがって第１図のような構成の位相検波回路を用いた
ＡＦＣ回路を、水平同期信号に同期して各種信号処理の
基準信号となるクロック信号の生成回路として使用する
には不都合である。この発明は上記の事情に対処すべく
なされたもので、位相検波特性が確実に直線的となり、
基準信号と発振信号との同期時に両信号の位相がずれて
いるといった不都合の生じることのない位相検波回路を
提供することを目的とする。

以下、図面を参照してこの発明の一実施例を詳細に説明
する。

第４図に於いて破線２０で囲む部分が位相検波回路であ
る。

この位相検波回路２０を構成するトランジスタＱ２，と
Ｑ物 Ｑ２３とＱ公， Ｑ２５とＱ２６，Ｑ２７とＱ２
８はそれぞれ差動対を成し、共通ェミツ外こはそれぞれ
定電流源回路２１，２２，２３，２４が接続されている
。但し、トランジスタＱ２５とＱ２６の共通ェミツはト
ランジスタＱ２７のコレクタにも接続されている。トラ
ンジスタＱＱａ， Ｑ２４，Ｑ２６，Ｑ蟹のコレクタは
電源Ｖ２，に接続され、トランジスタＱ２２のコレクタ
は抵抗Ｒ２，を介して電源Ｖａに接続され、トランジス
タＱ２３のコレクタは抵抗Ｒ滋、ダイオードＤ２，，Ｄ
２２を介して電源Ｖ幻に接続され、トランジスタＱ２５
のコレクタも抵抗戊囚、ダイオードＤａ，Ｄ２２を介し
て電源Ｖ２，に接続されている。トランジスタＱ２２，
Ｑ２４，Ｑ２７のベースは電源Ｖ既に接続され、トラン
ジスタＱ２６のベースは電源Ｖ〆こ接続されている。ト
ランジスタＱ２５のベースには水平同期信号ＳＨの入力
端子２５が設けられている。また、トランジスタＱ２２
，Ｑ２３，Ｑ２５のコレクタにはそれぞれＮＰＮトラン
ジスタＱ凶、ＰＮＰトランジスタＱ３ｏ，ＰＮＰトラン
ジスタＱ３，のベースが接触され、この３つのトランジ
スタＱ２９，Ｑの，Ｑ幻のェミッタは共通接続され、Ｖ
ＣＯ回路２６に接続されるとともにコンデンサＣ２，を
介して接地されている。

なお、図中２７は分周器、２８はパルス発生器である。
パルス発生器２８の出力端子２８１，２８２，２８３に
はそれぞれ第５図ａ，ｂ，ｃに示すような被検波パルス
としての発振出力Ｓｏ、この発振出力の力ち上がり、立
ち下がりに同期した第１，第２パルスとしてのパルスＰ
・，Ｐ２が導出される。上記構成に於いて動作を説明す
る。

第５図ａ，ｂ，ｃに示す発振信号Ｓｏ、パルスＰ，，Ｐ
２はいずれもＶＣ０２６の出力から生成されるので、そ
の相対関係は常に図示のように←定となっている。なお
、以下の説明でＶｏとして示すものはトランジスタのベ
ース・ェミッタ間電圧及びダイオードの順方向電圧を示
すものとする。今、出力端子２８２にパルスＰ，が導出
されると、トランジスタＱ２，がオンし、トランジスタ
Ｑ２２がオフし、トランジスタＱ２９のベースはＶ＾（
電源Ｖ２，の電圧）となり、コンデンサＣ２・の両端電
圧を（Ｖ＾−Ｖｏ）まで引き上げる。

次に出力端子２８２の電位が“Ｌ”になると、トランジ
スタＱ２２がオンし、トランジスタＱ２９はベース電位
が下がりオフとなる。これによりコンデンサＣ公の電圧
は（Ｖ＾‐Ｖｏ）に保持される。次に、出力端子２８３
にパルスＰ２が導出されるとトランジスタＱ２３がオン
し、トランジスタＱ３。のベース電位を下げ、コンデン
サＣ２．の両端電圧を（Ｖ＾−Ｒ＾・１＾一Ｖｏ）に設
定する。但し、Ｒ＾は抵抗戊２２の抵抗値、１＾は定電
流源回路２２の電流値である。その後、出力端子２８３
が“Ｌ”レベルになると、トランジスタＱ協はオフとな
り、トランジスタＱｏのベース電位がＶ＾となり、この
トランジスタＱ３。はオフとなる。これにより、コンデ
ンサＣ２，の両端電圧は（Ｖ＾一Ｒ＾・１＾−Ｖ。）に
保持される。次に入力端子２５に水平同期信号ＳＨが印
加される場合について説明する。

入力端子２５に水平同期信号ＳＨが印加されて端子２５
レベルが‘‘Ｈ”となると、トランジスタＱ２５，Ｑ，
がオンし、コンデンサＣ２，の両端蟹圧を一定電圧に引
き下げる。次に端子２５レベルが“Ｌ”となると、トラ
ンジスタＱ，のベース電位はＶ＾となり、トランジスタ
Ｑ３，がオフとなってその時のコンデンサＣａの両端電
位を保持する。この水平同期信号ＳＨによってコンデン
サＣ２・に設定される電圧は次の２通りある。

すなわち、１つは出力端子２８１に導出される発振信号
Ｓｏが“Ｈ”レベルにあるときに水平同期信号ＳＨが印
加された場合である。この場合、トランジスタＱ２８が
オン、トランジスタＱ２７がオフ状態にあるので、トラ
ンジスタＱ幻のベース電位は（Ｖ＾−２ＶＤ‐Ｒ８・１
８）となる。但し、ＲＢは抵抗Ｒ凶の抵抗値、ＩＢは定
電流源回路２３の電流値である。したがってコンデンサ
Ｃ２，の両端電圧は（Ｖ＾−２Ｖ。一ＲＢ・ＩＢ十Ｖ。
）、つまり（Ｖ＾一Ｖ。一Ｒ８・ＩＢ）となる。もう１
つは発振信号Ｓｏが“Ｌ”レベルにあるときに水平同期
信号ＳＨが印加された場合である。

この場合はトランジスタＱ２８がオフ、トランジスタＱ
けがオン状態にある。したがってトランジスタＱ８，の
ベース電位は〔Ｖ＾一２Ｖｏ一ＲＢ・（ＩＢ十ｌｃ）〕
となり、コンデンサＣ２，の両端電圧は〔Ｖ＾‐Ｖｏ一
Ｒ８（１８十ｌｃ）〕となる。但し、ｌｃは定電流源回
路２４の電流値である。ここで、Ｒ＾＝Ｒ８＝Ｒｏ，１
＾＝ＩＢ＝ｌｃ＝ｌｏとすると、各トランジスタＱ２９
， Ｑ３ｏ，Ｑ３，によつてコンデンサＣ２，の両端に
設定保持される電圧は、トランジスタＱ２９による場合
（Ｖ＾一Ｖ。

）、トランジスタＱｏによる場合（Ｖ＾−Ｖｏ−Ｒｏ・
１。）、トランジスタＱ３，による場合（Ｖ＾一Ｖｏ−
Ｒ。・１。）か（Ｖ＾一Ｖ。一２・Ｒ。・１。）になる
。ここで、（Ｖ＾−Ｖｏ−Ｒｏ・ｌｏ）をＶＲとすると
、コンデンサＣ２，の両端電圧は第５図ｄ，ｅ，ｆに示
すようにＶＲを基準とした３値（ＶＲ十Ｒｏ・ｌｏ）、
（ＶＲ）、（ＶＲ−Ｒｏ・ｌｏ）で表わすことができる
。図示の如く、コンデンサＣ幻の両端電圧の波形は発振
信号Ｓｏと水平同期信号ＳＨの位相差により異なり、こ
れによりＩＨ期間の平均電圧が異なってくる。第５図ｄ
に於いて、水平同期信号ＳＨがパルスＰ，位置からパル
スＰ２位置に動くにつれ、（パルスＰ，と水平同期信号
ＳＨの位相差が１８００以内にあるとき）、コンデンサ
Ｃ幻の両端電圧が（ＶＲ＋Ｒｏ・１。

）になる幅が広くなり、このコンデンサＣ２，の両端電
圧の平均電圧は徐々に大きくなる。そして、第５図ｅに
示すようにパルスＰ２と水平同期信号ＳＨの位相が一致
した時、（ＶＲ＋Ｒｏ・１。）と（ＶＲ−Ｒ。・ｌｏ）
になる幅が同じになり、平均電圧は急激に下がる。そし
て第５図ｆに示すように水平同期信号ＳＨがパルスＰ２
位置からパルスＰ，位置に動くにつれ（パルスＰ，と水
平同期信号ＳＨの位相差が１８０ｏ以上のとき）、（Ｖ
Ｒ−Ｖｏ・ｌｏ）になる幅が徐々に狭くなり、平均電圧
は最も低い値ＶＲから徐々に上がる。このようにコンデ
ンサＣ２，の両端電圧を平滑化した平均電圧は水平同期
信号Ｓ一と発振信号Ｓ。との位相差に応じて徐々に変化
するから直線性のよい位相検波特性が得られる。第６図
は第４図の位相検波回路２０に於ける位相検波特性を示
すものである。図中縦軸△ＶはコンデンサＣ２，の両端
電圧の平均電圧を示し、横軸８‘ま発振信号Ｓｏと水平
同期信号ＳＨとの位相（時間）差ｔＱを示す。図示ａ点
は発振信号Ｓｏと水平同期信号ＳＨが１８０ｏ（ｍラジ
アン）ずれている点であり、図示ｂ点は−１８０ｏ（竹
ラジアン）ずれている点であり、時間にして略土３２リ
ｓｅｃのずれに相当する。以上詳述したこの実施例によ
れば次のような効果がある。

トランジスタＱ２９，Ｑの，Ｑ幻はェミツタホロクとな
っているので、出力インピーダンスが低く、オン、オフ
動作が迅速でコンデンサＣ２・の両端に所望の電圧を瞬
時に設定し保持することができる。また回路をＩＣ化す
るに際して、電流値１＾，１８，ｌｃ、抵抗値Ｒ＾，Ｒ
Ｂを精度よく所望の値に設定することができる。以上の
点より第４図のような構成の位相検波回路によればその
位相検波特性にＩＨ期間にわたって直線性を持たせるこ
とができ、コンデンサＣ幻の平均電圧がＶ６になっても
水平同期信号ＳＨと発振信号Ｓｏの位相がいまだにずれ
ているといった不具合は生じない。また、第４図のよう
な構成によればシングルエンド出力にしＩＣ等のピン数
を削減することができる。このようにこの発明によれば
、位相検波特性が確実に直線性を有し、基準信号と発振
信号との同期時に両信号の位相がずれているといった不
都合の生じることのない位相検波回路を提供することが
できる。

【図面の簡単な説明】

第１図は従来の位相検波回路を示す回路図、第２図ａ乃
至ｄは第１図の回路の動作を説明する為の各部の信号波
形図、第３図は第１図の回路の位相検波特性図、第４図
はこの発明に係る位相検波回路の一実施例を示す回路図
、第５図ａ乃至ｆは第４図の回路の動作を説明する為の
各部の信号波形図、第６図は第４図の回路の位相検波特
性図である。 Ｑ２，乃至Ｑ２４・・・トランジスタ、２１乃至２４・
・・定電流源回路、Ｒａ乃至Ｒ２３・・・抵抗、Ｄ幻，
Ｄ２・・・ダイオード、Ｖ２，乃至Ｖ２４…電源、Ｃ公
…コンデンサ。 第１図 第２図 第３図 第６図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. １ 基準信号と電圧制御発振回路の発振出力との位相検
   波を行いこの検波出力を用いて前記発振出力の周波数を
   制御するようなＰＬＬ回路に於ける位相検波回路に於い
   て、 前記電圧制御発振回路の出力に対応した被検波パ
   ルスを導出する第１の出力端、前記被検波パルスの前縁
   部に対応した第１のパルスを導出する第２の出力端及び
   前記被検波パルスの後縁部に対応した第２のパルスを導
   出する第３の出力端を有するパルス発生器と、 前記電
   圧制御発振回路の電圧制御端に接続されるコンデンサと
   、 前記パルス発生器の第２の出力端に導出された第１
   のパルスに応じスイツチングし、導通時に基準電圧源の
   電圧値に依存する第１の電圧値に前記コンデンサを充電
   し、この充電電圧を遮断時に保持する第１の差動スイツ
   チと、 前記パルス発生器の第３の出力端に導出された
   第２のパルスに応じスイツチングし、導通時に前記第１
   の電圧値に対して低い第２の電位に前記コンデンサを充
   電し、この充電電圧を遮断時に保持する第２の差動スイ
   ツチと、 一方入力端に前記パルス発生器の第１の出力
   端に導出される被検波パルスが印加され、他方入力端に
   基準位相信号である同期信号が印加され、前記被検波パ
   ルの極性と同期信号の極性に応じ負荷に流れる電流が制
   御される位相判別手段と、この位相判別手段により駆動
   され、前記コンデンサの充電電圧を制御する制御スイツ
   チとを具備したことを特徴とする位相検波回路。