JPS5969968A - 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ - Google Patents
埋込ゲ−ト型ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS5969968A JPS5969968A JP57180488A JP18048882A JPS5969968A JP S5969968 A JPS5969968 A JP S5969968A JP 57180488 A JP57180488 A JP 57180488A JP 18048882 A JP18048882 A JP 18048882A JP S5969968 A JPS5969968 A JP S5969968A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- thyristor
- turn
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は埋込ゲート型ゲートターンオフ（ＧＴＯ）サイ
リスタに関する。
リスタに関する。
この種のＧＴＯサイリスタは、通常のカンード分割型Ｇ
ＴＯサイリスタに比べてゲート・カソード間の絶縁が容
易になるし１面積利用効率や熱抵抗特性の面で優れる等
の多くの利点を持っている（ が１反面にはターンオンゲート電流の利用効率が劣るも
のであった。このターンオンゲート電流の利用効率につ
いて第１図及び第２図で説明する。
ＴＯサイリスタに比べてゲート・カソード間の絶縁が容
易になるし１面積利用効率や熱抵抗特性の面で優れる等
の多くの利点を持っている（ が１反面にはターンオンゲート電流の利用効率が劣るも
のであった。このターンオンゲート電流の利用効率につ
いて第１図及び第２図で説明する。
第１図（Ａ）はカソード分割型ＧＴＯサイリスクの断面
図を示し１分割されたカソードＮ１層はｐ。
図を示し１分割されたカソードＮ１層はｐ。
ベース層とは段差を持って構成され、Ｎ９層上の分割カ
ソード′Ｗｆ極Ｋｄ（！： Ｐ 、層上のゲート電極Ｇ
／とは段差絶縁にされる。図中、には分割カソード電極
Ｋｄに一括接続されるカンード電り、Ａはアノード電極
である。このＧＴＯサイリスタは、ターンオンさせるだ
めのゲート電流が分割カソードＮ。
ソード′Ｗｆ極Ｋｄ（！： Ｐ 、層上のゲート電極Ｇ
／とは段差絶縁にされる。図中、には分割カソード電極
Ｋｄに一括接続されるカンード電り、Ａはアノード電極
である。このＧＴＯサイリスタは、ターンオンさせるだ
めのゲート電流が分割カソードＮ。
層を取り囲むゲート電極Ｇ／から夫々のカソードＮ１層
（エミッタ）へ流れ、分割カソードＮ１層の個々には第
１９（Ｂ）に拡大図で示すように隣接境界部工、にピー
クを持って分布電流として流れ、Ｎ９エミンタ投影下の
” １ ＋ Ｎｓ ＊ Ｐｓ ｒ Ｎｓサイリス
タ部分はこのゲート近傍部分工、からオンし始める〇 一万、第２図に示す埋込ゲート型ＧＴＯザイリスタは、
Ｐｇベース層中に格子状や短冊状の高濃度不純物層ｐ、
＋全埋込形成し、該？を層をゲートとしてゲート電極Ｇ
、にオーム接続しでいる。このサイリスタにおけるオン
ゲート電流は、連結された埋込ゲートＰ＊＋層から単一
のエミッタ８７層に向かって矢印で示すように流れる。
（エミッタ）へ流れ、分割カソードＮ１層の個々には第
１９（Ｂ）に拡大図で示すように隣接境界部工、にピー
クを持って分布電流として流れ、Ｎ９エミンタ投影下の
” １ ＋ Ｎｓ ＊ Ｐｓ ｒ Ｎｓサイリス
タ部分はこのゲート近傍部分工、からオンし始める〇 一万、第２図に示す埋込ゲート型ＧＴＯザイリスタは、
Ｐｇベース層中に格子状や短冊状の高濃度不純物層ｐ、
＋全埋込形成し、該？を層をゲートとしてゲート電極Ｇ
、にオーム接続しでいる。このサイリスタにおけるオン
ゲート電流は、連結された埋込ゲートＰ＊＋層から単一
のエミッタ８７層に向かって矢印で示すように流れる。
このとき。
ターンオンする実効的なサイリスタ部は埋込部Ｐ９＋層
のない領域Ｓになり、この投影領域ＳでのＮ。
のない領域Ｓになり、この投影領域ＳでのＮ。
エミツタ層に流れ込むゲート電流成分のみがオンゲート
電流として有効なものになる。すなわち、分布ゲート電
流成分のうち、埋込ゲート上部のＮ。
電流として有効なものになる。すなわち、分布ゲート電
流成分のうち、埋込ゲート上部のＮ。
領域に流れ込むゲート電流成分によってＮ、エミッタか
ら電子の注入があっても、これは高濃度埋込層Ｐ、＋で
トラップされてＰ、ベース層からの注入を喚起しない無
効成分になる。従って、埋込ゲート型ＧＴＯサイリスタ
ではゲートターンオン電流が分割カソード型のそれに比
べて効率的に劣るものであった。
ら電子の注入があっても、これは高濃度埋込層Ｐ、＋で
トラップされてＰ、ベース層からの注入を喚起しない無
効成分になる。従って、埋込ゲート型ＧＴＯサイリスタ
ではゲートターンオン電流が分割カソード型のそれに比
べて効率的に劣るものであった。
本発明の目的は埋込ゲート型ＧＴＯサイリスクのターン
オンゲート電流を効率良く供給できるサイリスタ構造全
提供するにある。
オンゲート電流を効率良く供給できるサイリスタ構造全
提供するにある。
第３図は本発明の一実施例を示す埋込ゲー ト型ＧＴＯ
サイリスタの断面図である。同図が第２図と異なる部分
は、高濃度不純物層になるＰ９＋埋込ゲート層に対向す
るＮ、エミツタ層領域が浅く形成きれ、Ｐｔ層に対向し
ないＮ、領域が深く形成された点にある。Ｐｔ層は図示
のように２１層中に選択的な不純物拡散で形成され、Ｐ
一層上には低濃度不純物層ｐ、−が形成される。ｐ、＋
層は前述のように所定のパターンに形成されて端部でゲ
ー１−［伜Ｇ！がオーミンク接続で形成される。Ｎ。
サイリスタの断面図である。同図が第２図と異なる部分
は、高濃度不純物層になるＰ９＋埋込ゲート層に対向す
るＮ、エミツタ層領域が浅く形成きれ、Ｐｔ層に対向し
ないＮ、領域が深く形成された点にある。Ｐｔ層は図示
のように２１層中に選択的な不純物拡散で形成され、Ｐ
一層上には低濃度不純物層ｐ、−が形成される。ｐ、＋
層は前述のように所定のパターンに形成されて端部でゲ
ー１−［伜Ｇ！がオーミンク接続で形成される。Ｎ。
層はｐ、″″層上設けられてＮエミツタ層となる。
このＮ９層は分割されない単一の構造であるが。
選択的にその深さが選ばれ、Ｐ一層の投影域では浅く、
Ｐ、＋層の投影域から外れた領域が深く形成される。こ
の非投影領域は深さが２００μ〜４００μに選ばれ、投
影領域は半分（１００μ〜？００μ）以下に選ばれる。
Ｐ、＋層の投影域から外れた領域が深く形成される。こ
の非投影領域は深さが２００μ〜４００μに選ばれ、投
影領域は半分（１００μ〜？００μ）以下に選ばれる。
こうしたＮ９層形成は第４必（Ａ）に示すようにまずＰ
、一層上にリンの選択拡散で非投影領−域のＮ２層を形
成し、次いで第４図（Ｂ）に示すように全面にリン拡散
して投影領域を形成する。
、一層上にリンの選択拡散で非投影領−域のＮ２層を形
成し、次いで第４図（Ｂ）に示すように全面にリン拡散
して投影領域を形成する。
こうした構造により、ターンオンゲート電流がＰ、領域
からＮ１層へ流れるとき、この電流分布はＮ２層の深い
領域（Ｐ、ｌ＋の非投影領域）の端部で電流密度が高く
、中央部（Ｐ−の投影領域）ではＮ２層が浅いために電
流密度が低くなる。従って、ターンオンする実効的なサ
イリスタ部での鳥層からの電子の注入を喚起し易くなシ
、ゲート電流の利用効率を高めて最小点弧電流の低減を
図ることができる。本実施例の実験では最小点弧電流が
従来の埋込ゲート型に比べて約１／１ｏに低減した。
からＮ１層へ流れるとき、この電流分布はＮ２層の深い
領域（Ｐ、ｌ＋の非投影領域）の端部で電流密度が高く
、中央部（Ｐ−の投影領域）ではＮ２層が浅いために電
流密度が低くなる。従って、ターンオンする実効的なサ
イリスタ部での鳥層からの電子の注入を喚起し易くなシ
、ゲート電流の利用効率を高めて最小点弧電流の低減を
図ることができる。本実施例の実験では最小点弧電流が
従来の埋込ゲート型に比べて約１／１ｏに低減した。
以上のとおｐ１本発明によれば、埋込ゲート型ＧＴＯサ
イリスタの特徴を損なうことなく、夕一ンオンゲート電
流の利用効率を高め、最小点弧■流の低減ひいては電流
拡がり速度を上げてａ ｉ／ａ を耐量の改善全図るこ
とができる。
イリスタの特徴を損なうことなく、夕一ンオンゲート電
流の利用効率を高め、最小点弧■流の低減ひいては電流
拡がり速度を上げてａ ｉ／ａ を耐量の改善全図るこ
とができる。
なお、実施例においてよ４１層の浅い領域幅はｐ。
層の投影領域幅忙必ずしも一致させることを要するもの
でなく１幅の大小に差異がある場合にも同等の作用効果
を得ることができる。
でなく１幅の大小に差異がある場合にも同等の作用効果
を得ることができる。
第１図は従来の分割カソード型Ｇ、ＴＯサイリスタの断
面図、第２図は従来の埋込ゲート型ＧＴＯサイリヌタの
断面図、第３図は本発明の一実施例を示す断面図、第４
図は第３図におけるＮ、カソード層の形成工程金示す断
Ｉｆｉ図である。 Ｋ・・・カソード電極、Ａ・・・アノード電極、Ｇ／１
−０２・・・ゲート１Ｍ極、Ｐ９＋・・・埋込ゲート層
、Ｎ、・・・カソード電極。 第１図（Ｂ） ｄ 第２図 に 第３図 に 手続補正書（自発） １．事イ′１の表示 昭和６７年特許願第１８０４８８号 ２、発明の名称 埋込ゲート型ゲートターンオフサイリスタ３゜補正をす
る者 事件との関係 出願人 （６１０）株式会社 明 電 舎 ４、代理人〒１０４ 東京都中央区明石町１番２９号 液済会ビル（１）
明細書「発明の詳細な説明」の欄ａ補正の内容 ３００−
面図、第２図は従来の埋込ゲート型ＧＴＯサイリヌタの
断面図、第３図は本発明の一実施例を示す断面図、第４
図は第３図におけるＮ、カソード層の形成工程金示す断
Ｉｆｉ図である。 Ｋ・・・カソード電極、Ａ・・・アノード電極、Ｇ／１
−０２・・・ゲート１Ｍ極、Ｐ９＋・・・埋込ゲート層
、Ｎ、・・・カソード電極。 第１図（Ｂ） ｄ 第２図 に 第３図 に 手続補正書（自発） １．事イ′１の表示 昭和６７年特許願第１８０４８８号 ２、発明の名称 埋込ゲート型ゲートターンオフサイリスタ３゜補正をす
る者 事件との関係 出願人 （６１０）株式会社 明 電 舎 ４、代理人〒１０４ 東京都中央区明石町１番２９号 液済会ビル（１）
明細書「発明の詳細な説明」の欄ａ補正の内容 ３００−
Claims (1)
- ｊ、Ｎ、Ｐ、Ｎ、の４層と、上記２１層中に所定のパタ
ーンで形成されてゲート電極に接続される高濃度不純物
のＰ、中層を備える埋込ゲート型ゲートターンオフサイ
リスタにおいて、上記８９層は上記Ｐ、十中層投影され
る領域を浅（Ｐ、中層が投影されない領域を深くした構
造を特徴とする埋込ゲート型ゲートターンオフサイリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180488A JPS5969968A (ja) | 1982-10-14 | 1982-10-14 | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180488A JPS5969968A (ja) | 1982-10-14 | 1982-10-14 | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5969968A true JPS5969968A (ja) | 1984-04-20 |
Family
ID=16084103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57180488A Pending JPS5969968A (ja) | 1982-10-14 | 1982-10-14 | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5969968A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131885A (en) * | 1978-04-04 | 1979-10-13 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
-
1982
- 1982-10-14 JP JP57180488A patent/JPS5969968A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131885A (en) * | 1978-04-04 | 1979-10-13 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356586B2 (ja) | 高耐圧横型ｍｏｓｆｅｔ半導体装置 | |
| JP3256021B2 (ja) | 半導体を備えたサイリスタ | |
| JP2001217419A (ja) | 半導体装置 | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| JPS58197771A (ja) | 通電能力を改善した絶縁ゲ−ト整流器 | |
| JPS5969968A (ja) | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ | |
| JPS6017956A (ja) | 耐放射線半導体素子 | |
| JPS63164473A (ja) | 半導体装置 | |
| JPH01236653A (ja) | サイリスタ | |
| JPS6272163A (ja) | 半導体装置 | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS63224361A (ja) | 埋込ゲ−ト形ｇｔｏサイリスタ | |
| JPS60154564A (ja) | 半導体装置 | |
| JPS59225567A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS58222570A (ja) | トランジスタ | |
| JPS57118671A (en) | Semiconductor device | |
| JPH01235272A (ja) | 半導体装置 | |
| KR850002675A (ko) | 전계산화물에 배열된 채널정지부를 갖고있는 고밀도 mosfet 및 그 제조방법 | |
| JP2000174257A (ja) | 半導体制御整流素子 | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| JPS583389B2 (ja) | 半導体装置 | |
| JPS6346585B2 (ja) | ||
| JPS6171670A (ja) | 半導体装置 |