JPS6047380U - チヤネル変換制御装置 - Google Patents
チヤネル変換制御装置Info
- Publication number
- JPS6047380U JPS6047380U JP11798584U JP11798584U JPS6047380U JP S6047380 U JPS6047380 U JP S6047380U JP 11798584 U JP11798584 U JP 11798584U JP 11798584 U JP11798584 U JP 11798584U JP S6047380 U JPS6047380 U JP S6047380U
- Authority
- JP
- Japan
- Prior art keywords
- channel conversion
- frame
- channel
- sub
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来公知のチャネル変換制御装置の構成の一例
、第２図はその動作を説明するタイム・チャート、第３
図ＡおよびＢは夫々本考案のチャネル変換制御装置の概
念を説明するタイム・チャート、第４図は本考案のチャ
ネル変換制御装置の一実施例構成を示す。 図中、１はチャネル変換用バッファ・メモリ、２は入力
データ・ストリーム、３は出力データ・ストリーム、４
はクロック発生器、５はアクセス・アドレス・カウンタ
、６はアドレス・メモリ、９はアドレス・メモリに対す
るチャネル変換先情報書込み制御回路部、１２は比較回
路を表わす。
、第２図はその動作を説明するタイム・チャート、第３
図ＡおよびＢは夫々本考案のチャネル変換制御装置の概
念を説明するタイム・チャート、第４図は本考案のチャ
ネル変換制御装置の一実施例構成を示す。 図中、１はチャネル変換用バッファ・メモリ、２は入力
データ・ストリーム、３は出力データ・ストリーム、４
はクロック発生器、５はアクセス・アドレス・カウンタ
、６はアドレス・メモリ、９はアドレス・メモリに対す
るチャネル変換先情報書込み制御回路部、１２は比較回
路を表わす。
Claims (1)
- １フレームを構成する時分割多重化されたデータ・スト
リームをｎ個のサブ・フレームに区分シ、各サブ・フレ
ーム内に夫々１チヤネルを占有するよう高速回線情報を
乗せて伝送すると共に、該回線情報を上記各サブ・フレ
ーム内の他のチャネル上に乗せるよう変換するチャネル
変換装置において、少なくとも１フレ一ム分のチャネル
数に・ 対応した情報格納領域を有するチャネル
変換用バッファ・メモリと、該バッファ・メモ゛りに対
するアクセス・アドレス・カウンタと、上記バッファ・
メモリに対するアクセスを行なうチャネル変換先情報を
格納するアドレス・メモリとをそなえると共に、上記ア
ドレス・メモリはチャネル変換先情報書込み制御回路部
をそなえ、該書込み制御回路部は、上記回線情報を上記
チャネル変換用バッファ・メモリに書込むサブ・フレー
ム上のタイム・スロットと当該回線情報を上記チャネル
変換用バッファ・メモリから読出すサブ・フレーム上の
タイム・スロットとを比較する比較手段をもち、該比較
手段による比較結果にもとづき上記アドレス・メモリに
書込む１フレーム上で定義したタイム・スロツｔを互に
切換えて書込むよう構成されてなり、上記アドレス・メ
モリ内に第９番目のサブ・フレーム内の１チヤネルを占
有している回線情報を第（ｐ＋ｑ）番目のサブ・フレー
ムに対応する回線情報とみなして上記チャネル変換用バ
ッファ・メモリから読出すようにしたことを特徴とする
チャネル変換制御装置。 ゛
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11798584U JPS6047380U (ja) | 1984-07-31 | 1984-07-31 | チヤネル変換制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11798584U JPS6047380U (ja) | 1984-07-31 | 1984-07-31 | チヤネル変換制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6047380U true JPS6047380U (ja) | 1985-04-03 |
Family
ID=30271376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11798584U Pending JPS6047380U (ja) | 1984-07-31 | 1984-07-31 | チヤネル変換制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047380U (ja) |
-
1984
- 1984-07-31 JP JP11798584U patent/JPS6047380U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01164562U (ja) | ||
| JPS59147199U (ja) | 電子楽器 | |
| JPS6216600B2 (ja) | ||
| JPS62192825A (ja) | ログ制御方式 | |
| JPS62169858U (ja) | ||
| JPS6125653U (ja) | 画情報処理装置 | |
| JPS647361U (ja) | ||
| JPH0166697U (ja) | ||
| JPH01151467U (ja) | ||
| JPS5860395U (ja) | バツフア記憶装置 | |
| JPS6142589U (ja) | 画像メモリ用アドレス変換装置 | |
| JPS6030046U (ja) | デ−タ記憶装置 | |
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS6041098A (ja) | 音声編集制御装置 | |
| JPS5917096U (ja) | メモリの読み出し制御装置 | |
| JPS5897661U (ja) | メモリ制御装置 | |
| JPS60800U (ja) | 録音再生装置 | |
| JPS60150416U (ja) | ロジツクレコ−ダ | |
| JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
| JPS6025003U (ja) | 接点情報出力回路 | |
| JPS6222160B2 (ja) | ||
| JPS6144974U (ja) | 画像メモリ装置 | |
| JPS59189797U (ja) | 録音再生装置 | |
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPS5882254U (ja) | 印字装置 |