JPS6047495A - セラミツク配線基板 - Google Patents

セラミツク配線基板

Info

Publication number
JPS6047495A
JPS6047495A JP58154052A JP15405283A JPS6047495A JP S6047495 A JPS6047495 A JP S6047495A JP 58154052 A JP58154052 A JP 58154052A JP 15405283 A JP15405283 A JP 15405283A JP S6047495 A JPS6047495 A JP S6047495A
Authority
JP
Japan
Prior art keywords
wiring board
holes
ceramic
ceramic wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58154052A
Other languages
English (en)
Other versions
JPH025315B2 (ja
Inventor
昌作 石原
喬 黒木
堯三 戸田
彰夫 保川
坂本　達事
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58154052A priority Critical patent/JPS6047495A/ja
Priority to DE3428259A priority patent/DE3428259A1/de
Priority to US06/640,582 priority patent/US4604496A/en
Publication of JPS6047495A publication Critical patent/JPS6047495A/ja
Publication of JPH025315B2 publication Critical patent/JPH025315B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、セラミック配線基板の配線部貫通孔部に発生
する微小亀裂を防止したセラミック配線基板に関する。
〔発明の背景〕
ＩＣチップ用のキャリア、電子計算機２通信機器、家電
品等に使用される配線基板は、ますます小型化高密度化
の傾向にある。
この配線基板としては、高密度な配線が可能でおること
、及び信頼性が高い等の理由によって、アルミナを主成
分とするセラミック基板上にＷ。
Ｍｏ等の金属材料で配線を施した、多層形のセラミック
配線基板が使用される。
配線の微細化に伴ない、現在では、配線ライン幅が１０
０μｍ以下になルつつある。
このような配線の微細化に伴ない、多層基板の上下配線
層間の接続をとるための貫通孔の間隔も、従来に比べて
急速に狭まってきている。
特に電子計算機等に用いられるセラミック配線基板にお
いては、基板表面に現われる貫通孔部が、ＩＣチップを
接続するための端子として使われるので、その端子の数
の増加に伴ない、貫通孔の間隔が３００μｍ以下になシ
つつある。
このように貫通孔部の間隔がますます狭くなるにつれて
、次のような新らたな問題が発生してきた。
即ち第１図に示すように、貫通孔４に配線導体２が充填
された状態において、セラミック配線１０表面（貫通孔
４の周シ）に、微細なりラック３が発生するようになっ
てきた。
このクラック乙の発生け、セラミック配線基板の配線の
断線や、めっき工程において、クラック内にめっき液が
侵入してショートラ起す原因となる。従ってセラミック
配線基板としては、このようなりラックの発生は許され
ない。
このクラックの発生は、第２図に示すように、セラミッ
クの熱膨張率（曲線６）の方が導体の熱膨張率（曲線５
）よシも大きく、この両者間の熱膨張の差によって起る
ものである。
即ちセラミック基板は、第４図に示すように、グリーン
シートに貫通孔を加工して、その貫通孔に導体全充填し
て積層し、これ′ｌｃ熱間圧着した後焼成して一体化し
、冷却される。
この冷却過程において、セラミック部と導体金属部との
間の熱収縮差によって内部応力が発生し、この内部応力
がセラミックの許容応力よりも大きくなった場合にクラ
ックが発生することになる。
従って、セラミックと導体金属の一体化によって形成さ
れているセラミック配線基板にあっては、上記の応力発
生を皆無にすることは不可能でｓｂ、セラミック配線基
板の小型化と配線の微細化高密度化に対し大きな障壁と
なっているのが実情である。
〔発明の目的〕
本発明は、上記実情に鑑みなされたものであり、微小セ
ラミックが発生しないセラミック配線基板を提供せんと
するものである。
〔発明の概要〕
即ち本発明は、セラミック配線基板の貫通孔よシも小さ
な貫通孔を有する絶縁層をセラミック配線基板の両面に
形成し、貫通孔部に充填した導体ペーストの縦断面形状
が、セラミック配線基板の表層部でくびれさせ、セラミ
ック配線基板の表面において、貫通孔の間隔を実質上大
きくしたことを特徴とするものである。
〔発明の実施例〕
以下本発明の一実施例について詳細に説明する。
先ず発明者等は、この問題を解決するために、次の通シ
考察を試みた。
即ち、上述した通シ、セラミック配線基板の応力発生は
避けられない事実を踏まえて、セラミックに発生する応
力を軽減する方向に目を向け、貫通孔の直径と貫通孔の
ピッチ間隔及び、セラミック（絶縁層）の厚さの観点よ
シ考察した。
これを有限要素法による応力解析によってめたところ、
貫通孔の直径と貫通孔のピッチとセラミックの応力との
間には、第６図に示す関係のあることが判明した。
図において、貫通孔ピッチが同じ場合には、貫通孔の直
径が小さいほど、発生応力は小さくなる怪とが判る。又
この効果は、絶縁層の厚さく貫通孔の深さ）が０．０１
ｍｇ以上あれば、応力低減の効果が得られる。
以下実験をもって、上記解析の可否を試みることとする
。
（グリーンシートについて） 粒子径数μ以下のＡｔ＊　Ｏｓ　、　Ｓ　ｉ　０２　、
　ＭｇＯの粉末を重量百分率にしてそれぞれ、９５’４
．５．２％、１．８％になるように秤量し、これに有機
バインダとしてポリビニルブチラールを、上記混合粉末
の全重量に対してａ５％加え、更に溶剤としてアゼオド
ロープを同様の重量比で４５チ加える。
これをボールミルにて充分混合し、セラミック粉末を均
一に分散させたスラリーを作る。次にこのスラリーに数
滴の消泡剤を加え、攪拌しながら低圧で脱気し、スラリ
ー内の気泡を除去する。このスラリーを、ドクタープレ
イド型キャステイン〜グ装置を用いて薄板化し、グリー
ンシートを得る。
本実施例では、厚さ０．２５ｍ１と０．１朋の２種類の
グリーンシートを作製した。
（導体材料について） ０．５μｍのＷ粉末と五〇μｍのＷ粉末を重量比で３ニ
アの割合に混合したＷ粉末材料と、ペースト用有機バイ
ンダとしてのエチルセルロースと、有機溶剤としてのジ
エチレングリコールとを、それぞれ重量百分率にして８
０’％、　２．５％、１７．５１ｔ：加え、アルミナ製
の乳鉢と乳棒から成るらいかい機で６時間混合する。次
いでこの混合物を通常の６本ロールにかけて３０分間混
練する。次に配線印刷用として、粘度を調整するために
ブチルカルピトールを加える。
（υ比較例 本実施例と比較するために、第５図に示すセラミック配
線基板を作製した。図において貫通孔４は、セラミック
配線基板の表面及び内部とも一定直径の貫通孔にしたも
のである。
先ず（１）に示すようにグリーンシート７の外形を切断
して８０ｍｍの正方形にした。次に（２）に示すように
超硬製ビンを有する打板金型を用いて、直径０．１５１
ｍ、間隔０．５ｍｍにして縦横５０列づつ、貫通孔４を
明けた。次に（３）に示すように、スクリーン印刷法に
よって、導体ペースト８を貫通孔４に充填すると共に、
グリーンシート７の上面に幅０．１ｔｎｙｎの配線パタ
ーンを形成した。次に（４）に示すように、上記の配線
層を２０枚重ね合せて、１００’ＩＣ，５０’Ｐ／ｓ’
の圧力で加熱圧着して積層する。このようにして積層し
たグリーンシートを、次に焼成する。
焼成は、次のようにして行なった。先ず焼成炉は、モリ
ブデンを発熱体とする箱型電気炉を用いた。焼成条件は
、通常のセラミック配線基板゛の焼成条件と同じく、室
温から２００３時で昇温し、１０００℃で１時間保持後
、再び２００″ＣＡで１６００”罰で昇温し、この温度
で１時間保持後冷却した。
昇温時の雰囲気ガスとしては、窒素１０００１７時。
水素４００ｔ／時の混合ガスを、４５℃に保持した水を
６０１入れたバブラーの中を通したものを使用した。
又冷却時には、窒素１０００ｔ／時、水素４００ｔ／時
の混合ガスを用いた。
得られたセラミック配線基板は、密度３．５ｙ７ｍ’。
収縮率１４％であった。
（２）実施例１゜ 第６図において、厚さ０．２５ｍｍのグリーンシートを
比較例１と同じように作製した。即ちグリーンシート７
を８０順の正方形に成形し、これに直径０．１５ｍ＋間
隔０．５朋、縦横５０列の孔４を明け、この孔に導体ペ
ーストラ充填すると共に、幅０．１ｍｍの配線パターン
を形成した。
一方第６図（１）に示すように厚さ０．１順のグリーン
シート７′に直径０．０８１ｇの貫通孔４′を超硬ビン
金型を用いて明けた。この貫通孔４′に導体ペースト８
を充填すると共に幅０．１ｍｍの配線パターンを同様に
形成した。次に第６図（２）に示すように、厚さ０．２
５ｍのグリーンシート７を２０枚重ね合せ、更にその表
と裏側に、厚さ０．１１１１１のグリーンシートを重ね
合せて、比較例と同一条件で加熱圧着後焼成した。
このようにして作られた実施例１と比較例のセラミック
配線基板の表面を、光学顕微鏡で観察し、クラックの発
生の有無を調べた。
縦横５０列（２５００個）の貫通孔に対し、クラックの
入った貫通孔の数をパーセントで示すと次の通シであっ
た。
比較例のクラック発生率は４５チであったが、実施例１
では、クラックの発生は、全く見られなかった。
（３）実施例２゜ この実施例２は、０．１ｍｍ厚さのグリーンシートを加
熱圧着する代シに、厚さ０．２５ｍｍのグリーンシート
の片面に、厚さ０．１１１１１１．貫通孔の直径０．０
８ｍｍのアルミナペースト層をスクリーン印刷法によっ
て形成したものである。
即ち第７図（１）において、厚さＱ、２５ｍｍのグリー
ンシート７０片面に、厚さ０．１ｍ１１、直径α０８ｍ
の貫通孔４′のピアホールを形成するように、スクリー
ン印刷法によってアルミナペースト層９全印刷する。
このようにして片面にアルミナペースト層を印刷したグ
リーンシート７を２枚用意し、この２枚のグリーンシー
ト７０間に他のグリーンシート７を挾んで第７図（２）
のように積層し焼結する。
積層に際しての加熱圧着及び焼結の条件は、比較例と同
じである。又アルミナペーストの材料は、グリーンシー
トと同じである。
即ち、粒子径数ｐｍ以下のＡｔｔ　Ｏｓ　、　Ｓ　ｉ　
Ｏｘ　、　ＭｇＯの微粉末を、重量百分率にしてそれぞ
れ９３％、５．２％　、　１．８　％になるように秤量
して、これにバインダートシてエチルセルロース及びポ
リビニルブチラール、更に高沸点有機溶剤を加えて混練
しアルミナペーストとしたものである。
この第２実施例において、その表面を光学顕微鏡で観察
した結果、クラックの発生は、全く見られなかった。
（４）実施例五 第８図（１）に示すように、加熱圧着後の未焼成セラミ
ツク配線基板の両面に、実施例２と同様の方法で、第８
図（２）に示すように、アルミナペースト層９を形成し
、これを比較例と同一条件で焼成した。
この実施例乙においても、クラックの発生は、全く見ら
れなかった。
〔発明の効果〕
以上詳述した通シ、本発明のセラミック配線基板によれ
ば、セラミック配線基板の貫通孔よシも小さな貫通孔を
有する絶縁層を、セラミック配線基板の両面に形成した
ので、焼成工程後の冷却過程において、セラミック内部
に発生する応力を軽減し、セラきツク配線基板の表面に
はクラックの発生は起らない。
その結果、配線の微細化高密度化に対応することができ
ると共に、断線やショートの憂いはなく、信頼性が高い
セラミック配線基板にすることができた。
又セラミック配線基板の表面に現われる貫通孔のみを小
さくシ、内部の貫通孔はそのままでおるので、配線抵抗
の増加はない。
【図面の簡単な説明】
第１図は、セラミック配線基板表面の貫通孔開シに発生
したクラックの状態を示す平面図、第２図は、セラミッ
クと導体の熱膨張率を示した線図、第６図は、発生応力
１貫孔経及びピッチとの間の関係を示した線図でおる。 第４図は、セラミック配線基板の製造工程を示すブロッ
ク図である。第５図は、貫通孔の直径をそのままにした
セラミック配線基板の比較例を示す縦断面図、第６図乃
至第８図は、本発明の実施例であυ、第６図は、小さい
直径の貫通孔を明けたグリーンシートを用いたものを、
第７図は、グリーンシートの片面にスクリーン印刷法に
よってアルミナペーストを印刷し、予めグリーンシート
表面に小さい貫通孔を形成したもの、第８図は積層した
グリーンシートの表面にスクリーン印刷法によってアル
ミナペーストを印刷して、グリーンシートの表面に小径
の貫通孔を形成したものを用いて作製したセラミック配
線基板の縦断面図でめる。 １・・・セラミック、２・・・配線導体、５・・・クラ
ック、４・・・貫通孔、４′・・・小さい径の貫通孔、
７・・・グリー：／シー）、３・・・導体ペースト、９
・・・アルミナペースト。 代理人　弁理士　秋　本　正　実 廉ｉ−斗　メ 第３図 萌負刊径□ 第４図 第５図 第８図

Claims (1)

    【特許請求の範囲】
  1. 配線部の貫通孔を有するセラミック配線基板において、
    該セラミック配線基の貫通孔よシも小さな貫通孔を有す
    る絶縁層をセラミック配線基板の両面に形成し、孔部に
    充填した導体ペーストの形状がセラミック配線基板の表
    層部でくびれていることを特徴とするセラミック配線基
    板。
JP58154052A 1983-08-25 1983-08-25 セラミツク配線基板 Granted JPS6047495A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58154052A JPS6047495A (ja) 1983-08-25 1983-08-25 セラミツク配線基板
DE3428259A DE3428259A1 (de) 1983-08-25 1984-07-31 Keramische vielschichtverdrahtungsplatte
US06/640,582 US4604496A (en) 1983-08-25 1984-08-14 Ceramic multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58154052A JPS6047495A (ja) 1983-08-25 1983-08-25 セラミツク配線基板

Publications (2)

Publication Number Publication Date
JPS6047495A true JPS6047495A (ja) 1985-03-14
JPH025315B2 JPH025315B2 (ja) 1990-02-01

Family

ID=15575857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58154052A Granted JPS6047495A (ja) 1983-08-25 1983-08-25 セラミツク配線基板

Country Status (3)

Country Link
US (1) US4604496A (ja)
JP (1) JPS6047495A (ja)
DE (1) DE3428259A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172353A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
JPS63156393A (ja) * 1986-12-19 1988-06-29 松下電器産業株式会社 セラミツク多層回路基板の製造方法
JPH0779079A (ja) * 1993-09-09 1995-03-20 Nec Corp セラミック多層配線基板
JPH07176865A (ja) * 1992-05-28 1995-07-14 Nikko Co スルーホールを内包する多層セラミック配線基板
JP2002216937A (ja) * 2001-01-19 2002-08-02 Citizen Watch Co Ltd セラミックヒータの製造方法
JP2007184314A (ja) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd セラミック多層基板の製造方法およびセラミック多層基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
JPS63170994A (ja) * 1986-05-30 1988-07-14 古河電気工業株式会社 多層プリント配線板及びその製造方法
US5212352A (en) * 1987-07-31 1993-05-18 Texas Instruments Incorporated Self-aligned tungsten-filled via
US5084323A (en) * 1989-04-07 1992-01-28 Nippondenso Co., Ltd. Ceramic multi-layer wiring substrate and process for preparation thereof
DE69730629T2 (de) 1996-12-26 2005-02-03 Matsushita Electric Industrial Co., Ltd., Kadoma Leiterplatte und Elektronikkomponente
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512756A (en) * 1978-07-13 1980-01-29 Nec Corp Semiconductor device manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3250848A (en) * 1963-09-11 1966-05-10 Rca Corp Connections in multilayer circuits and method of making same
US3561110A (en) * 1967-08-31 1971-02-09 Ibm Method of making connections and conductive paths
FR2296988A1 (fr) * 1974-12-31 1976-07-30 Ibm France Perfectionnement aux procedes de fabrication d'un module de circuits multicouches en ceramique
JPS5328266A (en) * 1976-08-13 1978-03-16 Fujitsu Ltd Method of producing multilayer ceramic substrate
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
JPS55156395A (en) * 1979-05-24 1980-12-05 Fujitsu Ltd Method of fabricating hollow multilayer printed board
US4345955A (en) * 1980-10-28 1982-08-24 E. I. Du Pont De Nemours And Company Process for manufacturing multilayer ceramic chip carrier modules
US4434134A (en) * 1981-04-10 1984-02-28 International Business Machines Corporation Pinned ceramic substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512756A (en) * 1978-07-13 1980-01-29 Nec Corp Semiconductor device manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172353A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
JPS63156393A (ja) * 1986-12-19 1988-06-29 松下電器産業株式会社 セラミツク多層回路基板の製造方法
JPH07176865A (ja) * 1992-05-28 1995-07-14 Nikko Co スルーホールを内包する多層セラミック配線基板
JPH0779079A (ja) * 1993-09-09 1995-03-20 Nec Corp セラミック多層配線基板
JP2002216937A (ja) * 2001-01-19 2002-08-02 Citizen Watch Co Ltd セラミックヒータの製造方法
JP2007184314A (ja) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd セラミック多層基板の製造方法およびセラミック多層基板

Also Published As

Publication number Publication date
US4604496A (en) 1986-08-05
DE3428259A1 (de) 1985-03-14
DE3428259C2 (ja) 1987-11-19
JPH025315B2 (ja) 1990-02-01

Similar Documents

Publication Publication Date Title
KR0179404B1 (ko) 세라믹기판과 그 제조방법
JPS6273799A (ja) 多層セラミツク配線基板
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
JPS6047495A (ja) セラミツク配線基板
JPS6084711A (ja) スル−ホ−ル充填用ペ−スト
US6893710B2 (en) Multilayer ceramic composition
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP2005116938A (ja) キャビティ付き多層セラミック基板およびその製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JPS62206861A (ja) セラミツクス多層回路板及び半導体実装構造
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JPS60253294A (ja) 多層セラミツク基板
KR20050086589A (ko) 다층 ｌｔｃｃ 및 ｌｔｃｃ―ｍ 기판상에 고전력 소자의향상된 온도 제어를 위한 방법 및 구조물
JPH025026B2 (ja)
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JPS59193095A (ja) セラミツク配線基板及びその製造方法
JP4645962B2 (ja) 多層セラミック基板
JPS60257196A (ja) セラミツク多層配線基板
JPS6247198A (ja) 多層配線基板
JPH01241810A (ja) 複合積層セラミック構造体
JPH05291755A (ja) セラミックス多層回路基板とそれを用いたマルチチップモジュール
JPS63292693A (ja) 高熱伝導多層セラミック配線基板
JPH1065336A (ja) 低温焼成ガラスセラミックス多層配線基板とその製造方法
JPH0636474B2 (ja) 多層セラミック配線基板の製造方法
JPS6164189A (ja) セラミツク多層配線基板の製造方法