JPS6047613B2 - マイクロプログラム制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御方式に関し、特に主記
憶装置と制御記憶装置との間でマイクロプログラムの転
送を行なうダイナミックマイクロプログラムの制御方式
に関する。

従来、大部分の計算機では固有の機械命令が存在してお
り、一般的にその機械命令は特定の処理には適している
が他の処理には適していないという欠点があつた。

例えばある計算機はプログラム言語の一種であるアルゴ
ンをコンパイルするのは速いがアルゴンを実行すると遅
い、または他のプログラム言藷であるフオートランをコ
ンパイルするのが遅い等である。フ ダイナミックマイ
クロプログラミングはこの欠点を取り除くものてあり、
各々の処理に適したマイクロプログラム（ユーザー・マ
イクロプログラムと呼ばれる）を処理に応じて選択的に
実行するものである。

５−般的にマイクロプログラムは機械命令が存在する主
記憶装置よりも高速の制御記憶装置に格納し実行するも
のであるからダイナミックマイクロプログラミングでは
多数のユーザーマイクロプログラムを主記憶装置に格納
しておき、必要なときに制御記憶装置にロードし実行す
るようにしている。

従来のダイナミックマイクロプログラミング方式ではあ
るユーザーマイクロプログラムを実行するとき制御記憶
装置の容量をすべて該実行ユーザーマイクロプログラム
に割当てるようにしているので他のユーザーマイクロプ
ログラムの実行に切替えるときは制御記憶装置の内容を
すべて入れ換えねばならなかつた。

このため複数のユーザーマイクロプログラムを切換えて
実行する頻度が高いときは、この入れ替え作業のために
処理装置の処理能力に大きな影響を与えていた。本発明
は主記憶装置と制御記憶装置との間でマイクロプログラ
ムの転送を行なうダイナミックマイクロプログラミング
方式においてマイクロプログラムの転送を効率的に行な
うとともに制御記憶装置を有効に使用することを目的と
する。

すなわち制御記憶装置上で割込処理、ユーザーマイクロ
プログラムのロード処理等に使用するマイクロプログラ
ム部および複数のユーザーマイクロプログラムで共通に
使用するサブルーチン等の共通部分（ベーシツク・マイ
クロプログラムと呼ぶ）は転送の対象外とし制御記憶装
置上に常駐させるようにし、またユーザーマイクロプロ
グラムグループの転送に際しては一般にそのユーザーマ
イクロプログラム全体を連続して使用するケースは少な
いのでマイクロプログラムグループ全体の入れ替え．を
せずに必要な個所のみ転送し入れ替えることにより、マ
イクロプログラムの入れ替えが頻繁な場合にもマイクロ
プログラム処理能力の低下を少なくするようにするもの
である。そのため本発明はマイクロプログラムの一部を
二主記憶装置に格納し、マイクロプログラム処理実行時
に必要なマイクロプログラムが制御記憶装置に存在しな
いとき該マイクロプログラムを主記憶装置から制御記憶
装置に転送するマイクロプログラム制御方式において、
制御記憶装置に常駐すべ４きマイクロプログラムの制御
記憶装置上のアドレス範囲を表示する手段、所要のマイ
クロプログラムが制御記憶装置に存在するか否かを判定
するとともに制御記憶装置上のマイクロプログラムアド
レスの一部を保持する連想記憶手段をそなえ、制御記憶
装置へのアクセスに際し上記制御記憶装置に常駐すべき
マイクロプログラムの制御記憶装置上のアドレス範囲を
表示する手段により与えられ７たマイクロプログラムア
ドレスが制御記憶装置上の常駐マイクロプログラムのア
ドレス範囲内にあるか否かを判別し、該与えられたマイ
クロプログラムアドレスが常駐マイクロプログラムのア
ドレス範囲内にあれば該与えられたマイクロプログラク
ムアドレスにより制御記憶装置にアクセスし、該与えら
れたマイクロプログラムアドレスが制御記憶装置上の常
駐マイクロプログラムのアドレス範囲内になければ該与
えられたマイクロプログラムアドレスが制御記憶装置に
存在するか否かを上記７連想記憶手段により判別し該与
えられたマイクロプログラムアドレスが制御記憶装置に
存在すれば連想記憶手段より得られるアドレスをもとに
して制御記憶装置アドレスを作成し制御記憶装置にアク
セスし、該与えられたマイクロプログラムアド）レスが
制御記憶装置に存在しなければ該マイクロプログラムを
制御記憶装置に格納するとともに連想記憶手段の内容を
変更することを特徴とする。

以下図面により本発明を詳細に説明する。第１図は本発
明における制御記憶装置と主記憶装置の関係を示し、第
２図は本発明の実施例を示す。

第１図において１１は主記憶装置、１２は制御記憶装置
、１３は制御記憶装置制御のための領域、１４は一般の
プログラムで使用できる領域、１５はベーシツクマイク
ロプログラム領域、１６は制御記憶装置上のユーザーマ
イクロプログラム領域、１７はユーザーマイクロプログ
ラムテーブル、１８は主記憶装置上のユーザーマイクロ
プログラム領域、１９は各々のユーザーのための各種制
御情報格納領域である。主記憶装置１１は制御記憶装置
制御のための領域１３と一般のプログラムて使用できる
領域１４に分けられ、制御記憶装置制御のための領域１
３には複数のユーザーマイクロプログラム領域１８、各
々のユーザーのための各種制御情報格納領域１９および
ユーザーマイクロプログラムテーブル１７等を設けてい
る。また制御記憶装置１２はベーシツクマイクロプログ
ラム領域１５とユーザーマイクロプログラム領域１６に
分けられる。複数のユーザーマイクロプログラム１８に
はそれぞれ一義的に定まるグループ番号を付与し該ユー
ザープログラムの主記憶装置上の先頭アドレスをユーザ
ーマイクロプログラムテーブル１７に格納する。

第１図の例ではグループ番号が１番からｍ番までありｍ
番目のプログラムグループの先頭５アドレスがｉである
ことを示している。このユーザーマイクロプログラムテ
ーブル１７は初期マイクロプログラムローディングのと
きに作成する。またユーザーマイクロプログラムのうち
必要な部分は主記憶装置１１から制御記憶装置１２に転
１送されており、例えば第１図の例では主記憶装置１１
上のユーザーマイクロプログラム領域１８のうち斜線で
示した部分が制御記憶装置１２上の斜線で示した部分に
転送され格納されている。第２図において１２は制御記
憶装置、２１はベーシツク◆リミット●アドレスレジス
タ、２２はマイクロプログラムグループ番号レジスタ、
２３はマイクロプログラムモジュールアドレスレジスタ
、２４はモジュール内相対アドレスレジスタ、２５は連
想レジスタ、２６は比較回路、２７は連，想レジスタア
ドレス作成回路、２８，２９ほアンドゲート回路、３０
は比較回路、３１，３２，３３はアンドゲート回路、３
４はオアゲート回路、３５は制御記憶アドレスレジスタ
、３６は正当性ビット、３７はグループ内相対モジュー
ルアドレスの一部、３８はマイクロプログラムモジュー
ルアドレスを示す。ベーシツク◆リミット・アドレスレ
ジスタ２１は制御記憶装置上のベーシツクマイクロプロ
グラムの上限アドレスを示すものであり、初期マイクロ
プログラムローディングのときにセットする第２図の例
では上限アドレスｅを保持している。マイクロプログラ
ムグループ番号レジスタ２２は主記憶装置上の各々のユ
ーザーマイクロプログラムに付与された番号を保持する
ものである。第２図の例においてはｍ番目のマイクロプ
ログラムの番号を保持している。マイクロプログラムモ
ジュールアドレスレジスタ２３は各々のユーザーマイク
ロプログラムグループ内のモジュールと呼ばれるブロッ
クのグループ内相対モジュールアドレスを保持するもの
である。第２図の拐ではモジュールアドレスｊを保持し
ている。主記憶装置１１から制御記憶装置１２へのユー
ザーマイクロプログラムの転送●格納に際して審Ｊこの
モジュール単位で処理を行なう。モジュール内相対アド
レスレジスタ２４はモジ１−ル内の相対アドレスを保持
するものである。

第２図の例では相対アドレスｋを保持している。連想レ
ジスタ２５は制御記憶装置２５に格納されているユーザ
ーマイクロプログラムの制御記憶装置上のモジュールア
ドレス３８（第２図の例ではｎ）、該ユーザーマイクロ
プログラムのグループ内相対モジュールアドレスの一部
３７（第２図の例ではＪｕ）および正当化ビット３６を
保持するものである。比較回路２６はベーシツク・リミ
ット●アドレスレジスタ２１とマイクロプログラムモジ
ュールアドレスレジスタ２３の内容を比較するものであ
る。連想レジスタアドレス作成回路２７はマイクロプロ
グラムモジュールアドレスレジスタ２３の一部（第２図
の例ではｊ１）とマイクロプログラムグループ番号レジ
スタ２２（第２図の例ではｍ）との間でビット処理動作
を行ない複数のマイクロプログラムアドレスから１つの
連想メモリアドレスを作成する（パッシングＨａｓｈｉ
ｎｇ操作と称する）ものである。

ビット処理操作として例えは排他的論理和操作を行なう
。アンドゲート回路２８はマイクロプログラムモジュー
ルアドレスの一部を連想レジスタ２５に書込むためのゲ
ートである。アンドゲート回路２９は制御記憶装置上の
マイクロプログラムモジュールアドレスを連想レジスタ
２５に書込むためのゲート回路である。比較回路３０は
連想レジスタ２５に保持されているマイクロプログラム
モジュールアドレスの一部３７とマイクロプログラムモ
ジユールアドレスレジスタ２３の一部を比較する回路で
ある。アンドゲート回路３１は連想レジスタ２５に保持
されている制御記憶装置１２上のマイクロプログラムモ
ジュールアドレス３８をアンドゲート回路３２、オアゲ
ート５回路３４を通して制御記憶レジスタ３５に送るも
のである。アンドゲート回路３２，３３、オアゲート回
路３４はアンドゲート回路３１の出力またはマイクロプ
ログラムモジュールアドレスレジスタ２３の出力のいず
れか一方の出力を制御記憶ア！Ｏドレスレジスタ３５に
送るものである。制御記憶アドレスレジスタ３５は制御
記憶装置１２上のマイクロプログラムモジュールアドレ
スおよびモジュール内相対アドレスを保持するものであ
る。正当性ビット３６は連想レジスタ２５内の該当ワー
ドが有効か否かを示すものである。マイクロプログラム
モジュールアドレスの一部３７はモジュールアドレスレ
ジスタ２３の内容のうち連想レジスタアドレス作成に参
与しない部分（第２図の例ではＪｕ）を保持するもので
ある。本実施例の動作は以下の通りである。

制御記憶装置１２にアクセスする際、ベーシツクマイク
ロプログラム１５とユーザーマイクロプログラム１６の
どちらにアクセスするかを調べるためにベーシツク・リ
ミット・アドレスレジスタ２１の内容とマイクロプログ
ラムモジュールアドレスレジスタ２３の内容とを比較回
路２６により比較する。マイクロプログラムモジュール
アドレスレジスタ２３の値がベーシツクリミツトアドレ
スレジスタ２１の値より小さい場合はベーシツクマイク
ロプログラム１５へのアクセスであり、該ベーシツクマ
イクロプログラムは制御記憶装置１２上に常駐している
ものであるから連想レジスタ２５によるアドレス変換を
行わずにマイクロプログラムモジュールアドレスレジス
タ２３の内容をそのまま使用する。すなわち比較回路２
６の出力が“゜１゛となりマイクロプログラムモジュー
ルアドレスレジスタ２３の出力をアンドゲート回路３３
、オアゲート回路３４をへて、制御記憶アドレスレジス
タ３５の一部にセットする。これとモジュール内相対ア
ドレスレジスタ２４の内容を結合して制御記憶アドレス
を作成し制御記憶装置１２からの読出しを行なう。次に
マイクロプログラムモジュールアドレスレジスタ２３の
値がベーシツク●リミット・アドレースレジスタ２１の
値より大きい場合はユーザーマイクロプログラム１６へ
のアクセスであり、アクセスされたユーザーマイクロプ
ログラムが制御記憶装置１２上に存在するか否かを連想
レジスタ２５により判別する。

このとき第１のケースとして！該ユーザーマイクロプロ
グラムが制御記憶装置１２上に存在すれば連想レジスタ
２５より制御記憶装置１２上のマイクロプログラムモジ
ュールアドレスを得る。すなわちマイクロプログラムグ
ループ番号レジスタ２２とマイクロプログラムモジユ４
ールアドレスレジスタ２３の一部とを使用して連想レジ
スタアドレス作成回路２７により連想レジスタ２５のア
ドレスを得てこれより連想レジスタ２５にアクセスし、
該当アドレスのワードを読出す。ここで連想レジスタ２
５内のモジュールアドレスの一部３７にはマイクロプロ
グラムモジュールアドレスのうち連想レジスタアドレス
作成に参与しない部分が保持されており、該モジュール
アドレスの一部３７と上記マイクロプログラムモジュー
ルアドレスレジスタ２３内の連想レジスタアドレス作成
に参与しない部分との比較を比較回路３０にて行ない、
一致すれば該比較回路３０の出力が″Ｒ３となり連想レ
ジスタ２５内に保持され９ている制御記憶装置１２上の
マイクロプログラムモジュールアドレス３８をアンドゲ
ート回路３１をへてアンドゲート回路３２へ送る。ここ
でマイクロプログラムモジュールアドレスレジスタ２３
の値がベーシツク・リミット・アト７レスレジスタ２２
１より大きい場合は比較回路２６の出力が゜゛０″とな
つているのでアンドゲート回路３２が開き、マイクロプ
ログラムモジュールアドレス３８をオアゲート回路３４
をへて制御記憶アドレスレジスタ３５の一部にセットす
る。

こノれとモジュール内相対アドレスレジスタ２４の内容
を結合して制御記憶アドレスを作成し制御記憶装置１２
からの読出しを行なう。次に第２のケースとしてアクセ
スされたユーザーマイクロプログラムモジュールが制御
記憶装置上に存在しなければ制御記憶装置に該当プログ
ラムモジュールを書込むとともに連想レジスタの内容を
変更する。すなわち比較回路３０の出力が゜゜０゛のと
きは該ユーザーマイクロプログラムモジュールは主記憶
装置１１かな読出し制御記憶装置１２に書込むとともに
、該制御記憶装置上のマイクロプログラムモジュールア
ドレスをアンドゲート回路２９を通して連想レジスタア
ドレス作成回路２７にて指定される連想レジスタアドレ
スに書込む。このとき同時にマイクロプログラムモジュ
ールアドレスレジスタ２３内の連想レジスタアドレス作
成に参与しない部分をアンドゲート回路２８を通して連
想レジスタ２５に書込む。ここで主記憶装置１１より該
当モジュールを読出し制御記憶装置１２に書込む動作は
公知の技術であるから関係する回路を第２図において省
略している。上記により制御記憶装置１２と連想レジス
タ２５を書替えた後、再度制御記憶装置へのアクセスを
行なう。

以下の動作は上記第１のケースと同様である。以上述べ
たように本発明によればマイクロプログラムの共通部分
については制御記憶装置への常駐化を行ない転送を不要
とし、且つ各々のユーザーマイクロプログラムグループ
の実行に際して主記憶装置と制御記憶装置間においてマ
イクロプログラムグループ全体の入れ替えを行なわず必
要なマイクロプログラムモジュールのみの入れ替えを行
なうため、複数ユーザープログラムの切替えが頻繁な場
合においても処理能力の低下を少なくできる利点を有す
る。

【図面の簡単な説明】

第１図は本明における制御記憶装置と主記憶装置の関係
を示し、第２図は本発明の実施例を示す。

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラムの一部を主記憶装置に格納し、
   マイクロプログラム処理実行時に必要なマイクロプログ
   ラムが制御記憶装置に存在しないとき該マイクロプログ
   ラムを主記憶装置から制御記憶装置に転送するマイクロ
   プログラム制御方式において、制御記憶装置に常駐すべ
   きマイクロプログラムの制御記憶装置上のアドレス範囲
   を表示する手段と、所要のマイクロプログラムが制御記
   憶装置に存在するか否かを判定するとともに制御記憶装
   置上のマイクロプログラムアドレスの一部を保持する連
   想記憶手段とをそなえ、制御記憶装置へのアクセスに際
   し与えられたマイクロプログラムアドレスが制御記憶装
   置上の常駐マイクロプログラムアドレス範囲内にあるか
   否かを上記アドレス範囲表示手段をもちいて判別し、該
   与えられたマイクロプログラムアドレスが常駐マイクロ
   プログラムのアドレス範囲内にあれば該与えられたマイ
   クロプログラムアドレスにより制御記憶装置にアクセス
   し、該与えられたマイクロプログラムアドレスが制御記
   憶装置上の常駐マイクロプログラムのアドレス範囲内に
   なければ該与えられたマイクロプログラムアドレスが制
   御記憶装置に存在するか否かを上記連想記憶手段により
   判別し該与えられたマイクロプログラムアドレスが制御
   記憶装置に存在すれば連想記憶手段より得られるアドレ
   スをもとにして制御記憶装置アドレスを作成し制御記憶
   装置にアクセスし、該与えられたマイクロプログラムア
   ドレスが制御記憶装置に存在しなければ該マイクロプロ
   グラムを制御記憶装置に格納するとともに連想記憶手段
   の内容を変更することを特徴とするマイクロプログラム
   制御方式。