JPS6047760B2 - 高速同時多層配線電子部品実装方法 - Google Patents

高速同時多層配線電子部品実装方法

Info

Publication number
JPS6047760B2
JPS6047760B2 JP50078925A JP7892575A JPS6047760B2 JP S6047760 B2 JPS6047760 B2 JP S6047760B2 JP 50078925 A JP50078925 A JP 50078925A JP 7892575 A JP7892575 A JP 7892575A JP S6047760 B2 JPS6047760 B2 JP S6047760B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
electronic component
component mounting
mounting method
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50078925A
Other languages
English (en)
Other versions
JPS523161A (en
Inventor
俊彦 つ植
優 河住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50078925A priority Critical patent/JPS6047760B2/ja
Publication of JPS523161A publication Critical patent/JPS523161A/ja
Publication of JPS6047760B2 publication Critical patent/JPS6047760B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は多層配線と電子部品の実装に関する。
従来この種の多層配線と電子部品の実装は平面的であり
、しかも個々、別々に行なわれてきた。この場合、多層
配線は平面的なため、各配線層を別々に重ねることによ
りなされてきたが、各配線層同士の位置合せに時間がか
かり、電子部品の実装も、多層配線を別々に行うために
、時間がかかる欠点があつた。本発明の目的は上述の従
来方法の欠点を除去した多層配線、及び電子部品自装方
法を提供することにある。
この明の多層配線及び、電子部品実装方法は多層配線を
容易にし、多層配線と電子部品実装を同時に、しかも高
速に行うことを特徴とする。
第1図は印刷された配線を有し、しかも電子部品を実装
されたフィルムの平面図である。第1図において、フィ
ルム1は絶縁性の物質でできており、配線2と電子部品
3を有している。具体的には、ポリイミドやマイラ−の
柔軟性絶縁フィルムに、銅箔を一面に接合ししたものに
、プリント基板の製造などで一般に周知の技術である感
光性レジストと所要のパターンを有するマスクにより露
光現像し、エッチングによつて配線パターンを形成、さ
らに電子部品3は、フィルムキャリア方式として、一般
に周知の方法でボンディングして生産される。
第2図は空銅部4、とくぼみ5を有する円筒6の斜視図
である。
第2図において、円筒6は熱伝導性のよい金属等の物質
から構成されている。具体的には、パイプ状の金属材料
を切削加工または、鋳造などにより生産される。第3図
は本発明の第1の実施例を示す斜視図である。
第3図において、配線を有し、しかも電子部品3を実装
させた。フィルム1が円筒6に巻きつけられつつあり、
多層配線と電子部品の実装が同時に連続的になされつつ
ある。この際、円筒6の径、フィルム1の上の配線2や
電子部品3の位置さらにはフィルム1の厚みなどの精度
は、多層化する配線層間で必要となる精度内に管理され
る必要があるが、ここで、通常のフィルムキャリヤで実
施されているのと同様のスプロケットホール(図示せず
)をフィルムに形成し、円筒6にそのスプロケットホー
ルに対応する位置にピンまたは突起(図示せず)を形成
し、それらを、はめ込むようにすることによつて容易に
位置出しが可能となる。
このように長尺のフィルム上でパターンの形成、電子部
品のボンディングを行ない、金属などの円筒に巻きつけ
るといつた一連の流れによつて製造可能であるので、自
動化が容易で大量生産が可能になり、安価にできる。
第4図は第3図におけるA−Bに従つた拡大断面図であ
る。
第4図では、電子部品3は円筒6のくぼみ5に接合され
、配線2は多層化されており、各層の配線2間は絶縁性
を有するフィルム1て絶縁されている。なお各配線層間
の連絡はスルホール7によつてなされている。第5図は
第2図の実施例を示す斜視図である。
第5図ではフィルム1が断面が六角形のブロック体8に
巻きつけられて実装されている。なお、この他の多角形
ブ七ツク体にも実装可能である。
本発明の実装方法を用いると、多層配線と電子部品の実
装を容易に、高速に行うことができる。また本発明の実
装方法は高速に、大量に製造する必要のある電子装置、
例えば電子計算機の電子装置に特に有効に適用できる。
図面の簡単な説明第1図は印刷された配線と実装された
電子部品を有するフィルムの平面図、第2図はくぼみを
有する円筒の斜視図、第3図は本発明の第1の実施例を
示す斜視図、第4図は、第3図のA−Bに従つた拡大断
面図、第5図は第2図の実施例を示す斜視図である。
第1図から第5図までにおいて、参照数字1はフィルム
、参照数字2は配線、参照数字3は電子部品、参照数字
4は空銅部、参照数字5はくぼみ、参照数字6は円筒、
参照数字7はスルホール、参照数字8は六角形ブロック
体をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 1 あらかじめ印刷された配線を有し、しかも多数個の
    電子部品を実装されたフィルムを、円筒や、多角形のブ
    ロック体に巻きつけることによつて、多層配線と多数個
    の電子部品実装を、行うことを特徴とする実装方法。
JP50078925A 1975-06-24 1975-06-24 高速同時多層配線電子部品実装方法 Expired JPS6047760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50078925A JPS6047760B2 (ja) 1975-06-24 1975-06-24 高速同時多層配線電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50078925A JPS6047760B2 (ja) 1975-06-24 1975-06-24 高速同時多層配線電子部品実装方法

Publications (2)

Publication Number Publication Date
JPS523161A JPS523161A (en) 1977-01-11
JPS6047760B2 true JPS6047760B2 (ja) 1985-10-23

Family

ID=13675428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50078925A Expired JPS6047760B2 (ja) 1975-06-24 1975-06-24 高速同時多層配線電子部品実装方法

Country Status (1)

Country Link
JP (1) JPS6047760B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415984A (en) * 1977-07-06 1979-02-06 Fuji Shoji Method of forming airrinntire
JPS5884749A (ja) * 1981-11-13 1983-05-20 Bridgestone Corp タイヤ製造方法
CN1313022C (zh) * 2003-09-12 2007-05-02 赵明伟 α化处理大米的制造方法

Also Published As

Publication number Publication date
JPS523161A (en) 1977-01-11

Similar Documents

Publication Publication Date Title
US3778530A (en) Flatpack lead positioning device
JP3666955B2 (ja) 可撓性回路基板の製造法
JP3717867B2 (ja) 印刷回路基板製造技術により製造した弱磁界感知用センサー及びその製造方法
KR970019795A (ko) 다층 회로기판 및 그 제조방법
WO2007080680A1 (ja) インダクタの製造方法
JP3230953B2 (ja) 多層薄膜配線基板
JP3570630B2 (ja) 印刷回路基板製造技術により製造した弱磁界感知用センサー及びその製造方法
JP2000040633A (ja) 電子部品の製造方法
US3700443A (en) Flatpack lead positioning device
KR20020050720A (ko) 다층 플렉시블 배선판의 제조 방법
JPS6047760B2 (ja) 高速同時多層配線電子部品実装方法
JP3164068B2 (ja) 電子部品及びその製造方法
JP2005286207A (ja) フレキシブル基板の製造方法及びフレキシブル基板
JP4118713B2 (ja) テープキャリアの製造方法
JP2000252625A (ja) 多層配線基板及びその製造方法
JPH06177277A (ja) 半導体装置の製造方法
JP2630097B2 (ja) 多層印刷配線板の製造方法
JPH0485984A (ja) プリント配線板のパターン形成方法
JPS5924542B2 (ja) 半導体装置用基板の製造方法
JPH0444292A (ja) プリント配線板およびその製造方法
JPS60240193A (ja) インバータ制御装置
JPWO2024018969A5 (ja)
JP2929882B2 (ja) 半導体装置用キャリアテープおよびその製造方法
JPH08316637A (ja) 多層基板及び多層基板の形成方法
JP2561840B2 (ja) 多層回路基板