JPS6048565A - 入出力制御方法 - Google Patents
入出力制御方法Info
- Publication number
- JPS6048565A JPS6048565A JP15469683A JP15469683A JPS6048565A JP S6048565 A JPS6048565 A JP S6048565A JP 15469683 A JP15469683 A JP 15469683A JP 15469683 A JP15469683 A JP 15469683A JP S6048565 A JPS6048565 A JP S6048565A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- processing
- instruction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は入出力制御方法に係り、特に磁気ディスク装置
と磁気テープ装置などの処理速度の異なる入出力装置を
同時に制御する入出力制御方法に関するものでる。
と磁気テープ装置などの処理速度の異なる入出力装置を
同時に制御する入出力制御方法に関するものでる。
（ｂ）技術の背景
情報処理システムが多様化するに伴い処理速度の異なる
入出力装置、例えば磁気ディスク装置と磁気テープ装置
とを同一の入出力制御装置で制御している。この入出力
制御装置に於ける制御方式は以下に述べる如き不都合が
あった。即ちこの入出力制御装置が磁気ディスク装置の
入出力処理を実行中に上位装置より磁気テープ装置の入
出力処理を要求された場合、前記磁気ディスク装置が突
離し制御中（磁気ディスク装置が制御装置から切り離さ
れ単独で与えられた命令を実行中の状態）例えばヘッド
の位置付は動作等の動作中の時は前記磁気テープ装置の
入出力処理を受りイ４けるが、磁気テープ装置の入出力
処理を前記制御装置が開始すると長時間該制御装置が磁
気テープ装置の処理に専有され、磁気ディスク装置の入
出力処理が停止］−する。即ち磁気ディスク装置が単独
処理を終了して回度制御装置と結合し、次の動作に移ろ
うとしても受Ｌ−＋ ４＝ｔ ４−１でもらえず、タイ
ムアウトとなるためである。
入出力装置、例えば磁気ディスク装置と磁気テープ装置
とを同一の入出力制御装置で制御している。この入出力
制御装置に於ける制御方式は以下に述べる如き不都合が
あった。即ちこの入出力制御装置が磁気ディスク装置の
入出力処理を実行中に上位装置より磁気テープ装置の入
出力処理を要求された場合、前記磁気ディスク装置が突
離し制御中（磁気ディスク装置が制御装置から切り離さ
れ単独で与えられた命令を実行中の状態）例えばヘッド
の位置付は動作等の動作中の時は前記磁気テープ装置の
入出力処理を受りイ４けるが、磁気テープ装置の入出力
処理を前記制御装置が開始すると長時間該制御装置が磁
気テープ装置の処理に専有され、磁気ディスク装置の入
出力処理が停止］−する。即ち磁気ディスク装置が単独
処理を終了して回度制御装置と結合し、次の動作に移ろ
うとしても受Ｌ−＋ ４＝ｔ ４−１でもらえず、タイ
ムアウトとなるためである。
第１図は磁気ディスク装置と磁気テープ装置とを同一・
の入出力制御装置を用いて構成した情報処理システムの
一例を示す。中央処理装置１からチャネル２を経て制御
装置３に例えば磁気ディスク装置５とデータ転送を行う
為、入出力命令が来る。
の入出力制御装置を用いて構成した情報処理システムの
一例を示す。中央処理装置１からチャネル２を経て制御
装置３に例えば磁気ディスク装置５とデータ転送を行う
為、入出力命令が来る。
制御装置３は磁気ディスク装置５，６及び磁気テープ装
置７との結合状態を調べ、前記いずれの装置とも結合し
ていない時は磁気ディスク５をアダプタ４を経て選択し
結合する。制御装置３はチャネル２からの入出力命令を
解析し、磁気ディスク装置５のシリンダ番号、ヘッド番
号が目的のものと異なる場合、シーク動作（ヘッドの位
置イ」け動作）が必要となる為、突っ放し制御に入る。
置７との結合状態を調べ、前記いずれの装置とも結合し
ていない時は磁気ディスク５をアダプタ４を経て選択し
結合する。制御装置３はチャネル２からの入出力命令を
解析し、磁気ディスク装置５のシリンダ番号、ヘッド番
号が目的のものと異なる場合、シーク動作（ヘッドの位
置イ」け動作）が必要となる為、突っ放し制御に入る。
この時点で磁気ディスク装置６に対する入出力命令がチ
ャネル２より制御装置３に与えられた時、制御装置３が
磁気ディスク装置６をアダプタ４を経て選択し結合して
も、制御装置３が磁気ディスク装置６の制御に専有され
る時間が短い為問題は無い。
ャネル２より制御装置３に与えられた時、制御装置３が
磁気ディスク装置６をアダプタ４を経て選択し結合して
も、制御装置３が磁気ディスク装置６の制御に専有され
る時間が短い為問題は無い。
しかし磁気テープ装置７に対する入出力命令であった場
合、制御装置３が磁気テープ装置７を選択して結合する
と、磁気ケープ装置７の動作時間が遅（制御装置が長時
間磁気テープ装置７の制御に専有される。従って磁気デ
ィスク装置５はタイムアウトとなり入出力処理が停止す
る。これば本来入出力処理を高速に実行すべき磁気ディ
スク装置にとっては大きな問題であった。
合、制御装置３が磁気テープ装置７を選択して結合する
と、磁気ケープ装置７の動作時間が遅（制御装置が長時
間磁気テープ装置７の制御に専有される。従って磁気デ
ィスク装置５はタイムアウトとなり入出力処理が停止す
る。これば本来入出力処理を高速に実行すべき磁気ディ
スク装置にとっては大きな問題であった。
また、制御装置は入出力命令の受側Ｌｊ可能状態の時に
送出された入出力命令に対して入出力処理 ・を実行し
ていたため、入出力命令の受イ」け不可能状態の時に送
出された入出力命令にり・１しては入出力処理が実行さ
れず、ザービスの均等化が図られていなかった。
送出された入出力命令に対して入出力処理 ・を実行し
ていたため、入出力命令の受イ」け不可能状態の時に送
出された入出力命令にり・１しては入出力処理が実行さ
れず、ザービスの均等化が図られていなかった。
（Ｃ）発明の目的
本発明の目的は上記従来の欠点に濯め、制御装置が実行
中の各入出力装置に対する入出力処理を遅らせないよう
にするとともに、各入出力装置へのザービスの均等化を
図ることのできる入出力制御方法を提供することにある
。
中の各入出力装置に対する入出力処理を遅らせないよう
にするとともに、各入出力装置へのザービスの均等化を
図ることのできる入出力制御方法を提供することにある
。
（ｄ）発明の構成
そして、この発明の目的は処理速度が異なるものを含む
複数の入出力装置と、これらの入出力装置を制御する入
出力制御装置と、この入出力制御装置に対して所定の入
出力装置に対する入出力処理を実行される入出力命令を
送出する中央処理装置とで構成される情報処理システム
において、前記入出力制御装置がある処理速度の入出力
装置に豐 対して入出力処理実行中であり、かつ該入出
力装置とは異なる処理速度の入出力装置対する入出力命
令が前記中央処理装置より送出された時この時点から前
記入出力処理終了までの間、前記入出力制御装置はこの
入出力命令を含むすべての入出力命令に対する受付処理
を禁止して、その旨を中央処理装置に応答するようにし
たことを特徴とする人出力制御方法を提供することによ
って達成される。
複数の入出力装置と、これらの入出力装置を制御する入
出力制御装置と、この入出力制御装置に対して所定の入
出力装置に対する入出力処理を実行される入出力命令を
送出する中央処理装置とで構成される情報処理システム
において、前記入出力制御装置がある処理速度の入出力
装置に豐 対して入出力処理実行中であり、かつ該入出
力装置とは異なる処理速度の入出力装置対する入出力命
令が前記中央処理装置より送出された時この時点から前
記入出力処理終了までの間、前記入出力制御装置はこの
入出力命令を含むすべての入出力命令に対する受付処理
を禁止して、その旨を中央処理装置に応答するようにし
たことを特徴とする人出力制御方法を提供することによ
って達成される。
（ｆ）発明の実施例
本発明は、一つの入出力装置に対する入出力命令を制御
装置が処理実行中である場合には、他の入出力装置の入
出力処理要求にり」してこの制御装置は中央処理装置（
ボスト）側へコン１〜ロール・ユニット・ヒシー（図中
ＣＵＢＳＹ）スティタスで応答する。また他の入出力装
置の入出力処理要求に刻してコントロールユニットビジ
ースティタスで応答した後に、同一種類の入出力装置へ
の入出力処理要求に対してもコントロールユニノ１−ビ
ジースティタスで応答するものである。
装置が処理実行中である場合には、他の入出力装置の入
出力処理要求にり」してこの制御装置は中央処理装置（
ボスト）側へコン１〜ロール・ユニット・ヒシー（図中
ＣＵＢＳＹ）スティタスで応答する。また他の入出力装
置の入出力処理要求に刻してコントロールユニットビジ
ースティタスで応答した後に、同一種類の入出力装置へ
の入出力処理要求に対してもコントロールユニノ１−ビ
ジースティタスで応答するものである。
以下、図面を参照しつつ、本発明の一実施例を詳細に説
明する。第２図は一台の磁気ディスク制御装置（ＤＫＣ
）で３台の磁気ディスク（ＤＫＵ・Ａ、ＤＫＵ・Ｂ、Ｄ
ＫＵ−Ｃ）と−・台の磁気テープ装置（ＭＴ）を制御す
る場合について、Ｄ ＫＵとＭＴとの制御シーケンスを
説明するための図である。図面において斜線の矢印はポ
ストら各入出力装置に対する入出力命令、他の矢印は制
御装置が応答するスティタスであり、横軸は時間を表わ
す。
明する。第２図は一台の磁気ディスク制御装置（ＤＫＣ
）で３台の磁気ディスク（ＤＫＵ・Ａ、ＤＫＵ・Ｂ、Ｄ
ＫＵ−Ｃ）と−・台の磁気テープ装置（ＭＴ）を制御す
る場合について、Ｄ ＫＵとＭＴとの制御シーケンスを
説明するための図である。図面において斜線の矢印はポ
ストら各入出力装置に対する入出力命令、他の矢印は制
御装置が応答するスティタスであり、横軸は時間を表わ
す。
■まずボス（・よりＤＫＵ−Ａに対する入出力命令がＤ
ＫＣに送出されると、ＤＫＣはＤＫＵ・八に刻して入出
力処理を実行する（塗りつぶした部分）。その後、ＤＫ
Ｕ−Ａが突き放し制御、即ちＤＫＣがフリーの状態（空
白の部分）になる。
ＫＣに送出されると、ＤＫＣはＤＫＵ・八に刻して入出
力処理を実行する（塗りつぶした部分）。その後、ＤＫ
Ｕ−Ａが突き放し制御、即ちＤＫＣがフリーの状態（空
白の部分）になる。
■次にＩ） Ｋ Ｃがフリーの状態でＤＫＵ −Ｂに対
する入出力命令が送出されると、Ｄ Ｋ ＣはＤＫＵ・
八に対して入出力処理を実行する。その後ＤＫＣは再び
フリーの状態になる。
する入出力命令が送出されると、Ｄ Ｋ ＣはＤＫＵ・
八に対して入出力処理を実行する。その後ＤＫＣは再び
フリーの状態になる。
０次にＤ Ｋ Ｃがフリーの状態でＤ Ｋ Ｕ −Ｃに
対する入出力命令が送出されると、Ｉ） Ｋ ＣはＤＫ
Ｕ・Ｃに列して入出力処理を実行する。そのｆ！ Ｄ
Ｋ Ｃは再びフリーの状態になる。
対する入出力命令が送出されると、Ｉ） Ｋ ＣはＤＫ
Ｕ・Ｃに列して入出力処理を実行する。そのｆ！ Ｄ
Ｋ Ｃは再びフリーの状態になる。
■Ｄ Ｋ Ｕ −Ｂに対する入出力処理が終了するとＤ
ＫＣはホストに対し、終了スティタス（図中ＥＮＤ）を
応答する。
ＫＣはホストに対し、終了スティタス（図中ＥＮＤ）を
応答する。
■そしてホス）・よりＭＴに対する入出力命令が送出さ
れると、この時点ではＤＫＣはフリーの状態であるが、
ＤＫ［ＪとＭＴとはデバイスタイプ機種が異なり処理速
度が違うため、このＭＴに対する入出力命令は受りイリ
けず、 ■ホスト・に対し、コントロールユニットビジーを応答
する。
れると、この時点ではＤＫＣはフリーの状態であるが、
ＤＫ［ＪとＭＴとはデバイスタイプ機種が異なり処理速
度が違うため、このＭＴに対する入出力命令は受りイリ
けず、 ■ホスト・に対し、コントロールユニットビジーを応答
する。
■その後ＤＫＵ・八に対する入出力処理が終了し、ポス
トに対して終了スティタスを送出する。
トに対して終了スティタスを送出する。
■さらにポストよりＤＫＵ−Ｂに対する入出力命令が送
出される。この時点ではＤＫＣはフリーの状態ではある
が、■においてＤＫＣは一度コン１−ロール・ユニ・ノ
ド・ビジーで応答しているため、このＩ） Ｋ Ｕ −
Ｂに対する入出力命令を受け付りず■ボストに列し、コ
ンＩ・ロール・ユニ、１−・ビジーで応答する。
出される。この時点ではＤＫＣはフリーの状態ではある
が、■においてＤＫＣは一度コン１−ロール・ユニ・ノ
ド・ビジーで応答しているため、このＩ） Ｋ Ｕ −
Ｂに対する入出力命令を受け付りず■ボストに列し、コ
ンＩ・ロール・ユニ、１−・ビジーで応答する。
［相］ＤＫＵ−Ｃに対する入出力処理が終了し、ポスト
に対して終了スティタスを送出する。
に対して終了スティタスを送出する。
■さらにＤＫＣはすべての入出力装置に対する入出力処
理が完全に終了したためＭＴに対する入出力命令を要求
したポストに対しコン１〜１コールユニットエンド（図
中ＣＵＥＮＤ）を応答し又、Ｉ） ＫＵＢに対する入出
力命令を要求したホストに対してもコントロールユニッ
トエンドで応答する。
理が完全に終了したためＭＴに対する入出力命令を要求
したポストに対しコン１〜１コールユニットエンド（図
中ＣＵＥＮＤ）を応答し又、Ｉ） ＫＵＢに対する入出
力命令を要求したホストに対してもコントロールユニッ
トエンドで応答する。
■ボストに対してコントロールユニットエンドを応答し
たため■において受け付けなかったＭＴに対する入出力
命令がポストより再要求されＭＴの入出力命令をＤＫＣ
は実行する。
たため■において受け付けなかったＭＴに対する入出力
命令がポストより再要求されＭＴの入出力命令をＤＫＣ
は実行する。
０ボストよりＤＫＵ−Ｂに対する入出力命令が再起動さ
れる。しかしこの時点で入出力処理を実行しているのば
ＭＴであるので、Ｄ Ｋ Ｕ −Ｂの入出力命令はデバ
イスタイプが異なる。
れる。しかしこの時点で入出力処理を実行しているのば
ＭＴであるので、Ｄ Ｋ Ｕ −Ｂの入出力命令はデバ
イスタイプが異なる。
■したがってＤＫＵ −Ｂに対する入出力命令は受け付
けられず、ＤＫＣはポストに対してコントロール・ユニ
ット・ビジーで応答する。
けられず、ＤＫＣはポストに対してコントロール・ユニ
ット・ビジーで応答する。
［相］ＭＴの入出力処理が終了すると、ポストに対して
終了スティタスを応答する。
終了スティタスを応答する。
［相］■でコン）０−ルユニットビジーを応答したため
、ＤＫＣの入出力処理が完全に終了すればコントロール
ユニットエンドで応答する。
、ＤＫＣの入出力処理が完全に終了すればコントロール
ユニットエンドで応答する。
以上のようなシーケンスに従ってＤＫＣはＤＫＵとＭＴ
に対する入出力処理を行う。ここでコントロールユニッ
トビジースティタスはポストに対して送出するものであ
って、このコマンドが送出されると、ホスト側において
ＤＫＣのビジー状態を認識できる。したがって複数のＤ
Ｋ Ｃを備えている場合ボストの判断により別のＤＫ
Ｃにより目が送出された時は、ＤＫＣはその入出力処理
が完全に終了すればコントロールユニットエントスティ
タスを送出して、ポストに対して、Ｉ） Ｋ Ｃの入出
力処理が完全に終了したことを知らせる。また終了ステ
ィタスは単にポストの１つの入出力装置に対する入出力
処理が終了したことを知らせるコードである。
に対する入出力処理を行う。ここでコントロールユニッ
トビジースティタスはポストに対して送出するものであ
って、このコマンドが送出されると、ホスト側において
ＤＫＣのビジー状態を認識できる。したがって複数のＤ
Ｋ Ｃを備えている場合ボストの判断により別のＤＫ
Ｃにより目が送出された時は、ＤＫＣはその入出力処理
が完全に終了すればコントロールユニットエントスティ
タスを送出して、ポストに対して、Ｉ） Ｋ Ｃの入出
力処理が完全に終了したことを知らせる。また終了ステ
ィタスは単にポストの１つの入出力装置に対する入出力
処理が終了したことを知らせるコードである。
従って、ボス（・は各々の入出力命令の実行状態を把握
でき、ＤＫＣに対して入出力命令を送出した順に入出力
処理を実行させることができる。
でき、ＤＫＣに対して入出力命令を送出した順に入出力
処理を実行させることができる。
第３図は入出力命令がポストよりあった時に、この入出
力命令を受イ」けるがポストに対しでコン１ヘロール・
ユニット・ビジィで応答するかの判別回路の構成図であ
る。入出力命令かあるとデバイスタイプデコード回路８
によりこの入出力命令がＤＫＵかＭ′Ｆに対するものか
をデコードする。そして起動判別回路１０により入出力
命令を受付はるのかコントロール・ユニ７＋−・ビジィ
で応答スるのかを判定する。入出力命令受付けの場合は
Ｉ１０スティタス回路９にデバイスタイプ（ＤＫＵがＭ
Ｔか）とＤＫＣ動作中を知らせ、この入出力命令に対す
る動作を開始する。コントロール・ユニ、ト・ビジィの
場合は、コントロール・ユニット・ビジィ回路１１に指
示し、さらにＩ１０スティタス回路９とコン１〜ロール
・ユニット・エンド回路１２にデバイス・タイプを知ら
せる。Ｉ１０スティタス回路９は動作中のデバイスクイ
ブと異なるデバイスタイプに対する入出力命令が送出さ
れてコントロール・ユニット・ビジィを応答したことを
記憶することにより、現在ＤＫＣが実行中のデバイス・
タイプを同一タイプの入出力装置に対する入出力命令Ｇ
こ対してもコントロール・ユニット・ビジィになる様に
起動判別回路１０に通知する。１１０スティタス回路９
においてＤＫＣで実行中の入出力装置がなくなった時に
コン１〜ロールユニノ）・エンド回！？ｌにコントロー
ル・ユニット・エンドを応答する様に指示する。
力命令を受イ」けるがポストに対しでコン１ヘロール・
ユニット・ビジィで応答するかの判別回路の構成図であ
る。入出力命令かあるとデバイスタイプデコード回路８
によりこの入出力命令がＤＫＵかＭ′Ｆに対するものか
をデコードする。そして起動判別回路１０により入出力
命令を受付はるのかコントロール・ユニ７＋−・ビジィ
で応答スるのかを判定する。入出力命令受付けの場合は
Ｉ１０スティタス回路９にデバイスタイプ（ＤＫＵがＭ
Ｔか）とＤＫＣ動作中を知らせ、この入出力命令に対す
る動作を開始する。コントロール・ユニ、ト・ビジィの
場合は、コントロール・ユニット・ビジィ回路１１に指
示し、さらにＩ１０スティタス回路９とコン１〜ロール
・ユニット・エンド回路１２にデバイス・タイプを知ら
せる。Ｉ１０スティタス回路９は動作中のデバイスクイ
ブと異なるデバイスタイプに対する入出力命令が送出さ
れてコントロール・ユニット・ビジィを応答したことを
記憶することにより、現在ＤＫＣが実行中のデバイス・
タイプを同一タイプの入出力装置に対する入出力命令Ｇ
こ対してもコントロール・ユニット・ビジィになる様に
起動判別回路１０に通知する。１１０スティタス回路９
においてＤＫＣで実行中の入出力装置がなくなった時に
コン１〜ロールユニノ）・エンド回！？ｌにコントロー
ル・ユニット・エンドを応答する様に指示する。
（ｇ）発明の・リノ果
以上詳細に説明したように、本発明によれば一つの入出
力装置に対する入出力命令を入出力制御装置が処理実行
中である場合には、これとデバイスタイプの異なる他の
入出力装置の入出力処理要求に対してコントロール・ユ
ニット・ビジイヲ応答させる。又、他の入出力装置の処
理要求でコントロール・ユニット・ビジィを応答した後
の実行中のデバイスタイプと同一の入出力装置への入出
力命令にもコントロール・ユニット・ビジィで応答する
ことによって、デバイスタイプの異なる他の外部記憶装
置へのナービスの均等化と実行中の入出力処理の遅れを
起こさない様にすることができる。
力装置に対する入出力命令を入出力制御装置が処理実行
中である場合には、これとデバイスタイプの異なる他の
入出力装置の入出力処理要求に対してコントロール・ユ
ニット・ビジイヲ応答させる。又、他の入出力装置の処
理要求でコントロール・ユニット・ビジィを応答した後
の実行中のデバイスタイプと同一の入出力装置への入出
力命令にもコントロール・ユニット・ビジィで応答する
ことによって、デバイスタイプの異なる他の外部記憶装
置へのナービスの均等化と実行中の入出力処理の遅れを
起こさない様にすることができる。
第１図は本発明が適用されるシステムの構成図。
第２図は入出力制御装置の入出力命令に対する制御シー
ケンスを説明するだめの図、第３図は第２図の制御シー
ケンスを実施するための判別回路である。 図面において１１は中央処理装置、２はヂャネル、３は
入出力制御装置、４ばアダプタ、５，６は磁気ディスク
装置、７ば磁気テープ装置、８はデ２、イスタイプデｊ
−ド回路、９ばＩ１０スティタス回路、１０は起動判別
回路、１１はＣＵＢＳＹ応答回路、１２はＣＵ Ｅ Ｎ
Ｄ応答回路である。 芽 １ 図
ケンスを説明するだめの図、第３図は第２図の制御シー
ケンスを実施するための判別回路である。 図面において１１は中央処理装置、２はヂャネル、３は
入出力制御装置、４ばアダプタ、５，６は磁気ディスク
装置、７ば磁気テープ装置、８はデ２、イスタイプデｊ
−ド回路、９ばＩ１０スティタス回路、１０は起動判別
回路、１１はＣＵＢＳＹ応答回路、１２はＣＵ Ｅ Ｎ
Ｄ応答回路である。 芽 １ 図
Claims (1)
- 処理速度が異なるものを含む複数の入出力装置と、これ
らの入出力装置を制御する入出力制御装置と、この入出
力制御装置に対して所定の入出力装置に刻する入出力処
理を実行させる入出力命令を送出する中央処理装置とで
構成される情報処理システムにおいて、前記入出力制御
装置がある処理速度の入出力装置に対して入出力処理実
行中に該入出力装置とは異なる処理速度の入出力装置に
りｊする入出力命令が前記中央処理装置より送出された
時、この時点から前記入出力処理終了までの間、前記入
出力制御装置はこの入出力命令を含むすべての入出力命
令に対する受側処理を禁止して、その旨を中央処理装置
に応答するようにしたことを特徴とする入出力制御方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469683A JPS6048565A (ja) | 1983-08-24 | 1983-08-24 | 入出力制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469683A JPS6048565A (ja) | 1983-08-24 | 1983-08-24 | 入出力制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6048565A true JPS6048565A (ja) | 1985-03-16 |
| JPS6248869B2 JPS6248869B2 (ja) | 1987-10-15 |
Family
ID=15589942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15469683A Granted JPS6048565A (ja) | 1983-08-24 | 1983-08-24 | 入出力制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03219022A (ja) * | 1990-01-24 | 1991-09-26 | Nippon Steel Corp | レールの高周波誘導加熱法 |
-
1983
- 1983-08-24 JP JP15469683A patent/JPS6048565A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03219022A (ja) * | 1990-01-24 | 1991-09-26 | Nippon Steel Corp | レールの高周波誘導加熱法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248869B2 (ja) | 1987-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504926A (en) | Method for a host central processor and its associated controller to capture the selected one of a number of memory units via path control commands | |
| JPH0560623B2 (ja) | ||
| US5313640A (en) | Method and system for the efficient response to multiple different types of interrupts | |
| JPS6048565A (ja) | 入出力制御方法 | |
| US5701513A (en) | System for independently transferring data between a plurality of disk drives and plurality of hosts in the order of drives completing disk preparation operations | |
| JP3014494B2 (ja) | デュアルポートディスク制御装置 | |
| JPH02186424A (ja) | ディスク制御回路 | |
| JPS5831461A (ja) | 磁気テ−プ装置の制御方式 | |
| JP2541158B2 (ja) | 情報処理システム | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JP3011535B2 (ja) | Ｃｄ−ｒｏｍドライブを用いた情報記憶装置 | |
| JPH02170644A (ja) | マルチメディア通信システムの優先送信方法 | |
| JPH0546525A (ja) | フアイル制御方式 | |
| JPH04245522A (ja) | データ転送制御方法 | |
| JPH02285556A (ja) | マルチシーク制御方法 | |
| JPH0630077B2 (ja) | デイスクキヤツシユ制御方式 | |
| JPH02291039A (ja) | メモリ制御システム | |
| JPH0563817B2 (ja) | ||
| JPS6278631A (ja) | 複数オペレ−テイングシステムにおける入出力制御方式 | |
| JPS59119430A (ja) | 入出力制御装置 | |
| JPH02112050A (ja) | Ｓｃｓｉバス制御方法 | |
| JPH10269138A (ja) | キャッシュメモリ制御及びそれを用いたデータ処理装置 | |
| JPS622349B2 (ja) | ||
| JPS60110066A (ja) | デ−タ転送制御方式 | |
| JPS61166670A (ja) | サ−ビスプロセツサバス切り替え方式 |