JPS6048569A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPS6048569A JPS6048569A JP15418383A JP15418383A JPS6048569A JP S6048569 A JPS6048569 A JP S6048569A JP 15418383 A JP15418383 A JP 15418383A JP 15418383 A JP15418383 A JP 15418383A JP S6048569 A JPS6048569 A JP S6048569A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output
- signal
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野の説明
本発明は、データ処理装置に於ける入出力処理装置に関
し、特に、装置検査時のデータ転送方式に関するもので
ある。
し、特に、装置検査時のデータ転送方式に関するもので
ある。
（２）従来技術の説明
従来、入出力処理装置の検査をする場合には、入出力装
置、システム制御装置、主記憶装置、演算処理装置等シ
ステム全てを使用して、Ｉ／Ｏ命令及びデータ転送等の
入出力処理装置の検査を行っていた。特に、入出力装置
を含むデータ転送の検査を行う場合には、入出力装置、
システム制御装置、主記憶装置を使用してデータの入出
力動作の検査を行っていた。従って、システム制御装置
、主記憶装置が故障等により使用出来ないかあるいは増
設による単体検査等の様にシステム制御装置等の上位装
置がない場合には、入出力装置を含むデータ転送の検査
が出来ないという欠点を持っていた。
置、システム制御装置、主記憶装置、演算処理装置等シ
ステム全てを使用して、Ｉ／Ｏ命令及びデータ転送等の
入出力処理装置の検査を行っていた。特に、入出力装置
を含むデータ転送の検査を行う場合には、入出力装置、
システム制御装置、主記憶装置を使用してデータの入出
力動作の検査を行っていた。従って、システム制御装置
、主記憶装置が故障等により使用出来ないかあるいは増
設による単体検査等の様にシステム制御装置等の上位装
置がない場合には、入出力装置を含むデータ転送の検査
が出来ないという欠点を持っていた。
（３）発明の詳細な説明
本発明は従来の上記欠点に着目してなされたものであり
、従って本発明の目的は、入出力処理装置内のバッファ
でのデータ折返しモードフラグをもうけることにより、
上記欠点を解決し、システム制御装置、主記憶装置がな
くても入出力処理装置内のバッファを使用して入出力装
置とのデータ転送を実行できる様にした新規な入出力処
理装置を提供することにある。
、従って本発明の目的は、入出力処理装置内のバッファ
でのデータ折返しモードフラグをもうけることにより、
上記欠点を解決し、システム制御装置、主記憶装置がな
くても入出力処理装置内のバッファを使用して入出力装
置とのデータ転送を実行できる様にした新規な入出力処
理装置を提供することにある。
（４）発明の構成
上記目的を達成する為に、本発明に係る入出力処理装置
は、主記憶装置からのデータを一時保持するバッファを
有し複数の入出力装置と主記憶装置間とのデータ転送を
制御する入出力処理装置において、前記バッファでの折
返しモードを設定するフラグと、前記入出力装置からの
入力動作時には前記主記憶装置への書込みデータを前記
バッファに書込む回路と、前記入出力装置への出力動作
時には前記バッファからのデータを読出して送出する回
路とを具備して構成され、前記折返しモードフラグの設
定時には前記入出力装置と主記憶装置間とのデータ転送
を、入出力処理装置内の前記バッファを使用して実行す
ることを特徴としている。
は、主記憶装置からのデータを一時保持するバッファを
有し複数の入出力装置と主記憶装置間とのデータ転送を
制御する入出力処理装置において、前記バッファでの折
返しモードを設定するフラグと、前記入出力装置からの
入力動作時には前記主記憶装置への書込みデータを前記
バッファに書込む回路と、前記入出力装置への出力動作
時には前記バッファからのデータを読出して送出する回
路とを具備して構成され、前記折返しモードフラグの設
定時には前記入出力装置と主記憶装置間とのデータ転送
を、入出力処理装置内の前記バッファを使用して実行す
ることを特徴としている。
（５）発明の詳細な説明
次に本発明をその好ましい一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。第１図において、システム制御装置２は、信号線２０
、２１、２２により主記憶装置１、入出力処理装置３、
演算処理装置４と接続され、入出力処理装置３と演算処
理装置４からの主記憶装置１への要求の交通整理を行っ
ている。又、入出力処理装置３は、入出力装置４１〜４
ｎとＩ／Ｏインタフェース２９１〜２９ｎにより接続さ
れ、主記憶装置１と入出力装置４１〜４ｎのデータ転送
等の制御を行っている。
。第１図において、システム制御装置２は、信号線２０
、２１、２２により主記憶装置１、入出力処理装置３、
演算処理装置４と接続され、入出力処理装置３と演算処
理装置４からの主記憶装置１への要求の交通整理を行っ
ている。又、入出力処理装置３は、入出力装置４１〜４
ｎとＩ／Ｏインタフェース２９１〜２９ｎにより接続さ
れ、主記憶装置１と入出力装置４１〜４ｎのデータ転送
等の制御を行っている。
入出力処理装置３の構成を説明すると、入出力処理装置
３は、システム制御装置２と信号線２１により接続され
チャネル制御部１１とデータ転送制御部１２からの主記
憶装置１へのデータ転送要求を制御するメモリアクセス
部１０と、Ｉ／Ｏ命令の実行等をマイクロ命令により制
御するチャネル制御部１１と、データ転送を制御するデ
ータ転送制御部１２と、データ転送の優先順位を決める
チャネル選択部１３と、チャネル１４１〜１４ｎより成
り、各々は信号線２３、２４、２５、２６、２７、２８
１〜２８ｎにより接続されている。
３は、システム制御装置２と信号線２１により接続され
チャネル制御部１１とデータ転送制御部１２からの主記
憶装置１へのデータ転送要求を制御するメモリアクセス
部１０と、Ｉ／Ｏ命令の実行等をマイクロ命令により制
御するチャネル制御部１１と、データ転送を制御するデ
ータ転送制御部１２と、データ転送の優先順位を決める
チャネル選択部１３と、チャネル１４１〜１４ｎより成
り、各々は信号線２３、２４、２５、２６、２７、２８
１〜２８ｎにより接続されている。
通常の入出力動作は、演算処理装置４により起動がかけ
られ、チャネル制御部１１により入出力命令実行の為の
制御情報が主記憶装置１よりもってこられ、本制御情報
をデータ転送制御部１２とチャネル１４１〜１４ｎに設
定することにより、入出力装置４１〜４ｎへのデータ転
送は、チャネル１４１〜１４ｎ、チャネル選択部１３、
データ転送制御部１２、メモリアクセス部１０を通して
主記憶装置１との間で行われる。
られ、チャネル制御部１１により入出力命令実行の為の
制御情報が主記憶装置１よりもってこられ、本制御情報
をデータ転送制御部１２とチャネル１４１〜１４ｎに設
定することにより、入出力装置４１〜４ｎへのデータ転
送は、チャネル１４１〜１４ｎ、チャネル選択部１３、
データ転送制御部１２、メモリアクセス部１０を通して
主記憶装置１との間で行われる。
ここで、本発明による一実施例の要部であるメモリアク
セス部の詳細を示す第２図をもちいて詳細に説明する。
セス部の詳細を示す第２図をもちいて詳細に説明する。
第２図は入出力処理装置３の中のメモリアクセス部１０
でデータの折返しを実行した例である。メモリアクセス
部１０はチャネル制御部１１及びデータ転送制御部１２
からの書込みデータ６２、６３、リクエスト及びリクエ
スト情報７２、７３及び折返しモード設定信号線７１又
チャネル制御部１１及びデータ転送制御部１２への読出
しデータ６５、６６及びリプライ信号７４、７５により
接続されている。又、メモリアクセス部１０の対システ
ム制御装置２とは書込データ５７、読出データ５８、リ
クエスト情報号５９、リプライ信号６０により接続され
、入出力処理装置とのデータ転送を行っている。メモリ
アクセス部１０ではチャネル制御部１１及びデータ転送
制御部１２からのデータはセレクタ５１により選択され
、信号線６１により書込データレジスタ５０に設定され
、出力信号線５７によりシステム制御装置２に送出され
る。又信号約５７はシステム制御装置２からの読出しデ
ータ５８と一緒にセレクタ５２に入力され、出力信号６
４としてデータ一時保持用のバッファ５３に入力され、
保持される。本バッファ５３の出力信号６５、６６はチ
ャネル制御部１１及びデータ転送制御部１２にリプライ
データとして送られる。書込データ６２、６３の選択は
チャネル制御部１１及びデータ転送制御部１２からのリ
クエスト信号及びリクエスト情報７２、７３により受付
制御回路５５によって行われている。
でデータの折返しを実行した例である。メモリアクセス
部１０はチャネル制御部１１及びデータ転送制御部１２
からの書込みデータ６２、６３、リクエスト及びリクエ
スト情報７２、７３及び折返しモード設定信号線７１又
チャネル制御部１１及びデータ転送制御部１２への読出
しデータ６５、６６及びリプライ信号７４、７５により
接続されている。又、メモリアクセス部１０の対システ
ム制御装置２とは書込データ５７、読出データ５８、リ
クエスト情報号５９、リプライ信号６０により接続され
、入出力処理装置とのデータ転送を行っている。メモリ
アクセス部１０ではチャネル制御部１１及びデータ転送
制御部１２からのデータはセレクタ５１により選択され
、信号線６１により書込データレジスタ５０に設定され
、出力信号線５７によりシステム制御装置２に送出され
る。又信号約５７はシステム制御装置２からの読出しデ
ータ５８と一緒にセレクタ５２に入力され、出力信号６
４としてデータ一時保持用のバッファ５３に入力され、
保持される。本バッファ５３の出力信号６５、６６はチ
ャネル制御部１１及びデータ転送制御部１２にリプライ
データとして送られる。書込データ６２、６３の選択は
チャネル制御部１１及びデータ転送制御部１２からのリ
クエスト信号及びリクエスト情報７２、７３により受付
制御回路５５によって行われている。
読出しデータのセレクタ５２は、通常システム制御装置
２からの読出しデータを選択していて、データ折返しモ
ードフラグ信号７１の折返しモードフラグレジスタ（受
付フリップフロップ）５４の出力信号６７により切り換
えられている。又出力信号６７は受付制御部５５に入力
されている。折返しモードフラグレジスタ５４の一方の
出力信号６８はＡＮＤ回路５７に受付制御回路５５から
の要求信号７０と共に入力され、システム制御装置２へ
のリクエスト信号５９を作っている。又、受付制御回路
５５はリプライ制御回路５６と信号線７６により接続さ
れ、バッファ５３の書込及び読出しアドレス６９を作っ
ている。更に又、システム制御装置２からのリプライ信
号６０はリプライ制御回路５６に入力され、チャネル制
御部１１、データ転送制御部１２へのリプライ信号７４
．７５を発生させている。
２からの読出しデータを選択していて、データ折返しモ
ードフラグ信号７１の折返しモードフラグレジスタ（受
付フリップフロップ）５４の出力信号６７により切り換
えられている。又出力信号６７は受付制御部５５に入力
されている。折返しモードフラグレジスタ５４の一方の
出力信号６８はＡＮＤ回路５７に受付制御回路５５から
の要求信号７０と共に入力され、システム制御装置２へ
のリクエスト信号５９を作っている。又、受付制御回路
５５はリプライ制御回路５６と信号線７６により接続さ
れ、バッファ５３の書込及び読出しアドレス６９を作っ
ている。更に又、システム制御装置２からのリプライ信
号６０はリプライ制御回路５６に入力され、チャネル制
御部１１、データ転送制御部１２へのリプライ信号７４
．７５を発生させている。
ここで、本発明の折返しモードフラグを設定した時の動
作を詳細に説明する。折返しモードフラグレジスタ５４
にはチャネル制御部１１からの設定信号７１により論理
値“１”が設定されているものとする。本レジヌタへの
設定方法にはマイクロ命令による設定方法とか、スイッ
チによる設定方法とか、レジスタのシフトによって設定
する方法等色々と考えられる。本フリップフロップ５４
が論理値“１”になることにより、バッファ５３への人
カセレクタ５２はシヌデム制御装置２への書込データを
選択している。又、論理値“１”の出力信号６７は受付
制御回路５５に入力され、バッファ５３へのデータの書
込有効信号及びバッファ５３への書込及び読出しアドレ
ス６９を制御している。又信号７６によりリプライ制御
回路５６にも入力され、チャネル制御部１１、データ転
送制御部１２へのリプライ信号７４．７５も作成してい
る。又一方の論理値”０”の出カ信号６８は、ＡＮＤ入
力５７へ入力され、折返しモードフラグフリップフロッ
プ５４が設定されている時にはシステム制御装置２への
リクエスト信号５９を押さえている。
作を詳細に説明する。折返しモードフラグレジスタ５４
にはチャネル制御部１１からの設定信号７１により論理
値“１”が設定されているものとする。本レジヌタへの
設定方法にはマイクロ命令による設定方法とか、スイッ
チによる設定方法とか、レジスタのシフトによって設定
する方法等色々と考えられる。本フリップフロップ５４
が論理値“１”になることにより、バッファ５３への人
カセレクタ５２はシヌデム制御装置２への書込データを
選択している。又、論理値“１”の出力信号６７は受付
制御回路５５に入力され、バッファ５３へのデータの書
込有効信号及びバッファ５３への書込及び読出しアドレ
ス６９を制御している。又信号７６によりリプライ制御
回路５６にも入力され、チャネル制御部１１、データ転
送制御部１２へのリプライ信号７４．７５も作成してい
る。又一方の論理値”０”の出カ信号６８は、ＡＮＤ入
力５７へ入力され、折返しモードフラグフリップフロッ
プ５４が設定されている時にはシステム制御装置２への
リクエスト信号５９を押さえている。
ここで、折返しモードフラグが設定された時の入出力装
置からの入出力転送について説明する。
置からの入出力転送について説明する。
入力装置４１〜４ｎからの入力転送では、チャネル１４
１〜１４ｎを通してデータ転送制御部１２を通してメモ
リアクセス部１０へリクエスト要求、リクエストコード
７３と同時に主記憶装置１への書込データ６３が送られ
てくる。受付制御部５５はリクエスト７３を受付けると
同時に、書込データ６３をセレクタ５１で選択し、書込
データレジヌタ５０に書き込む、又受付制御回路５５は
論理値“１”の折返しモードフラグ信号６７によりバッ
ファ５３への書込有効信号を発生し、書込アドレス６９
の所に書込データを書込み、続いて、書込アドレスを次
の書込アドレスに更新する。
１〜１４ｎを通してデータ転送制御部１２を通してメモ
リアクセス部１０へリクエスト要求、リクエストコード
７３と同時に主記憶装置１への書込データ６３が送られ
てくる。受付制御部５５はリクエスト７３を受付けると
同時に、書込データ６３をセレクタ５１で選択し、書込
データレジヌタ５０に書き込む、又受付制御回路５５は
論理値“１”の折返しモードフラグ信号６７によりバッ
ファ５３への書込有効信号を発生し、書込アドレス６９
の所に書込データを書込み、続いて、書込アドレスを次
の書込アドレスに更新する。
受付制御回路５５からの論理値“１”の要求信号７０は
論理値“０”の信号６８と共にＡＮＤ回路５７に入力さ
れる為に、システム制御装置２への要求信号５９は送出
されない。又、データ転送制御部１２へのリプライ信号
７５も受付制御回路５５からの信号７６によりリブライ
制御回路５６により作られる。この様に書込データ要求
がくるたびにバッファ５３にデータが蓄えられ、書込ア
ドレス６９が更新されていく。
論理値“０”の信号６８と共にＡＮＤ回路５７に入力さ
れる為に、システム制御装置２への要求信号５９は送出
されない。又、データ転送制御部１２へのリプライ信号
７５も受付制御回路５５からの信号７６によりリブライ
制御回路５６により作られる。この様に書込データ要求
がくるたびにバッファ５３にデータが蓄えられ、書込ア
ドレス６９が更新されていく。
一方、出力動作時には、リクエスト信号とリクエストコ
ード７３により主記憶装置読出し要求がきた場合に、主
記憶装置１への書込要求と同様に受付制御回路５５によ
り処理され、システム制御装置２への要求信号５９は出
ない。受付制御回路５５は、主記憶読出し要求を受付け
ると、バッファ５３に設定されていたデータを読出しデ
ータ線６６を通してデータ転送制御部１２に返すと同時
に、受付制御回路５５からの４６号７６を受けリプライ
制御回路５６でデータ転送制御部１２へのリプライ信号
７５を論理値“１”にする。又、バッファ５３の読出し
アドレス６９を更新する。
ード７３により主記憶装置読出し要求がきた場合に、主
記憶装置１への書込要求と同様に受付制御回路５５によ
り処理され、システム制御装置２への要求信号５９は出
ない。受付制御回路５５は、主記憶読出し要求を受付け
ると、バッファ５３に設定されていたデータを読出しデ
ータ線６６を通してデータ転送制御部１２に返すと同時
に、受付制御回路５５からの４６号７６を受けリプライ
制御回路５６でデータ転送制御部１２へのリプライ信号
７５を論理値“１”にする。又、バッファ５３の読出し
アドレス６９を更新する。
この様に、入出力装置との入出力動作の正常性を確認す
るには出力動作の時には、バッファ５３にあらかじめマ
イクロプログラムにより決められたデータを設定した後
にチャネルに対して起動をかけてやればデータを入出力
装置に送出することが出来るし、又、入力動作時には書
込データとパターンが違うデータをバッファに書いてお
いて入力動作を開始させた後にバッファの内容をマイク
ロプログラムによって読んでマイクロブロクラムによっ
てデータを比軟することにより入出力動作が正常に出来
たかの確認ができる。
るには出力動作の時には、バッファ５３にあらかじめマ
イクロプログラムにより決められたデータを設定した後
にチャネルに対して起動をかけてやればデータを入出力
装置に送出することが出来るし、又、入力動作時には書
込データとパターンが違うデータをバッファに書いてお
いて入力動作を開始させた後にバッファの内容をマイク
ロプログラムによって読んでマイクロブロクラムによっ
てデータを比軟することにより入出力動作が正常に出来
たかの確認ができる。
以上の様に折返しモードフラグをもうけることにより、
入出力処理装置内のバッファを使用して入出力装置との
データ転送が出来る入出力処理装置を提供することが出
来る。
入出力処理装置内のバッファを使用して入出力装置との
データ転送が出来る入出力処理装置を提供することが出
来る。
（６）発明の詳細な説明
本発明には、以上説明した様に、データの折返しモード
を設定するフラグを設け、入出力処理装置内でバッファ
を使用してデータ転送をできる構成をとることにより、
システム制御装置、主記憶装置がなくても入出力処理装
置のデータ転送の検査ができるという効果がある。
を設定するフラグを設け、入出力処理装置内でバッファ
を使用してデータ転送をできる構成をとることにより、
システム制御装置、主記憶装置がなくても入出力処理装
置のデータ転送の検査ができるという効果がある。
第１図は本発明の一実施例を示すシステム構成と入出力
処理装置内のブロック図、第２図は第１図に示したメモ
リアクセス部の詳細なブロック構成図である。 １…主記憶装置、２…システム制御装 置、４…演算処理装置、３…入出力処理装置、４１〜４
ｎ…入出力装置、１０…メモリアクセス部、１１…チャ
ネル制御部、１２…データ転送制御部、１３…チャネル
選択部、１４１〜１４ｎ…チャネル、５１、５２…セレ
クタ、５０…書込データレジスタ、５３…バッファ、５
４…折返しモードフラグレジスタ、５５…受付制御回路
、５６…リプライ制御回路、５７…ＡＮＤ回路 ｌｒＭ＃′ｌ’出願人Ｈ本電気株式会社代理人弁理士熊
谷雄太部
処理装置内のブロック図、第２図は第１図に示したメモ
リアクセス部の詳細なブロック構成図である。 １…主記憶装置、２…システム制御装 置、４…演算処理装置、３…入出力処理装置、４１〜４
ｎ…入出力装置、１０…メモリアクセス部、１１…チャ
ネル制御部、１２…データ転送制御部、１３…チャネル
選択部、１４１〜１４ｎ…チャネル、５１、５２…セレ
クタ、５０…書込データレジスタ、５３…バッファ、５
４…折返しモードフラグレジスタ、５５…受付制御回路
、５６…リプライ制御回路、５７…ＡＮＤ回路 ｌｒＭ＃′ｌ’出願人Ｈ本電気株式会社代理人弁理士熊
谷雄太部
Claims (1)
- 主記憶装置からのデータを一時保持するバッファを有し
、複数の入出力装置と前記主記憶装置間とのデータ転送
を制御する入出力処理装置であって、前記バッファでの
データの折返しモードを設定するフラグと、前記入出力
装置からの入力動作時には前記主記憶装置への書込みデ
ータを前記バッファに書込む回路と、前記入出力装置へ
の出力動作時には前記バッファからのデータを読出し送
出する回路とを有し、前記折返しモードフラグの設定時
には前記入出力装置と主記憶装置間とのデ−タ転送を入
出力処理装置内の前記バッファを使用して実行すること
を特徴とした入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418383A JPS6048569A (ja) | 1983-08-25 | 1983-08-25 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418383A JPS6048569A (ja) | 1983-08-25 | 1983-08-25 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6048569A true JPS6048569A (ja) | 1985-03-16 |
Family
ID=15578647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15418383A Pending JPS6048569A (ja) | 1983-08-25 | 1983-08-25 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048569A (ja) |
-
1983
- 1983-08-25 JP JP15418383A patent/JPS6048569A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132973A (en) | Testable embedded RAM arrays for bus transaction buffering | |
| EP0401763B1 (en) | Timing signal generating system | |
| US5048019A (en) | Method of testing a read-only memory and device for performing the method | |
| JPS6048569A (ja) | 入出力処理装置 | |
| EP0073081A1 (en) | Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device | |
| US5931910A (en) | System for node address initialization using pointers to designate the first address in selected sets of node addresses corresponding to selected inter-processor communications | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JPH0219497B2 (ja) | ||
| JPH0311435B2 (ja) | ||
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS6043764A (ja) | 情報処理システム | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0621984B2 (ja) | マイクロプログラムロ−ド方式 | |
| JPH0444148A (ja) | アドレス割当て装置 | |
| JPH0215090B2 (ja) | ||
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH03142536A (ja) | 記憶装置の診断方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS63175956A (ja) | パリテイ回路 | |
| JPH0239812B2 (ja) | ||
| JPH01205799A (ja) | メモリ回路試験機 | |
| JPS59103153A (ja) | デ−タ処理装置 | |
| JPS6017140B2 (ja) | デ−タ処理装置におけるマイクロプログラムの実行順序制御方式 | |
| JPS62279452A (ja) | メモリ制御装置 |