JPS6048619A - デジタルアナログ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は入力ビツト数が多い場合に適するテジタル信
号をアナログ信号に変換する変換装置に関する。

〈従来技術〉 従来のデジタルアナログ変換装置においてその入力デジ
タル信号の桁数が多い場合においては入カデジタル信号
の上位桁に対する電流源の電流値に僅かの誤差を含んで
いてもこれが大きな影響を力える。このため入力される
べきデジタル信号の上位桁の複数ビットについては１０
進数に変換し、その最大数だけの同一電流値の複数個の
電流源を設けておき、変換された１０進数の数値の数だ
け、その電流源を選択してその電流を出力し、これら電
流を加算してその上位桁のデジタル信号のアナログ出力
とするようにされていた。

このように上位桁を変換することによって高精度のテジ
クルアナログ変換を達成する上で誤差設削を有利にし、
かつ入力デジタル信号の切換時に発生するスパイク状の
雑音、いわゆるグリッジの振幅を低減することができる
。しかしその上位桁に対応した各複数の電流源の電流値
がそれぞれ僅かの誤差を持っており、これらの誤差が相
互に影％ｉされてその上位桁のデジタル入力値に対し、
成る特定の入力値に対しては誤差が著しく大きく々す、
特定の入力値に対しては誤差が著しく減少するようにな
ることがあった、つまり誤差率が一様にならない欠点が
あった。

第１図に従来の高精度デジタルアナログ変換装置の構成
例を示す。デジタル信号入力端子１１〜１ｒ＋。

ｌＨ＋＋−Ｉｎ＋ｍにそれぞれデジタル信号Ｂ＋−Ｂｎ
。

Ｂｎ＋　ｔ−Ｂｎ＋＋ｎが入力され、これら各デジタル
信号Ｂ１〜Ｂｎ、Ｂｎ＋１〜Ｂｎ＋ｍは、信号Ｂ＋によ
ってアナログ出力端子１１に出力されるアナログ電圧を
基準として、信号Ｂｎ＋ｍに到るまで順次１／２ずつ低
い値となるよう、つまり２進で重み付けされている。

最上位信号Ｂ　Ｉ　（ＭＳ　Ｂ　：　Ｍｏ５ｔ　５１ｇ
ｎ１ｆ　１ｃａｎｔ　Ｂｉｔ）から信号Ｂｎまではコー
ド変換部１２へ入力されて２進重み付けから１０進重み
伺けを持つ信号に変換される。従って、今信号Ｂ１〜Ｂ
４の４ビツトをコード変換部１２でコード変換したとす
れば、その変換出力は１５個の同じ重みを４４つ端子の
１つ乃至複数に出力するように変換が行われる。コード
変換部１２０に個（ｋ＝２　−１．）の各出力により電
流スイッチ３１〜３ｋが制御され、電流スイッチ３Ｈ＋
１−３ｎ＋ｍはデジタル信号Ｂ　ｎ　＋　１〜Ｂ　ｎ　
＋ｍによりそれぞれ制御される。電流源２１〜２には同
じ値で重み付けされた電流を出力し、電流源２ｎ＋１〜
２　Ｂ＋ｍは１／２ずつ少なくなる２進の重み付けがさ
れ電流を出力する。これら電流源２１〜２に、２ｇ−＋
−＋〜２ｎ＋ｍの各電流Ｉ＋〜Ｉ　ｋ　＋　Ｉ　ｎ　＋
　ｌ〜Ｉｎ＋ｍは対応する電流スイッチ３１〜３に、３
ｎ＋＋〜３ｎ＋ｍの制御状態に応じて加算回路１３へ供
給され、加算され出力端子１１へ出力される。′電流源
２１〜２ｋ　、　２１＋　１〜ｂ動作用の定電圧が定電
圧源１４から与えられである。

従って上位４ビツトをコード変換部１２で１０進数に変
換し、下位１４ビツトを２進数で対応する電流スイッチ
を制御した場合、即ちに＝１５、ｎ＝４　、ｍ＝ｌ　４
の場合はその入力デジタル信号の各ピッ）Ｂ＋乃至Ｂ＋
ｓと電流源２１乃至２２９との関係は第２図に示すよう
になる。上位ビットＢ１乃至Ｂ４は電流源２１乃至２１
ｓに対応付けられるが、その場合２進上位ビットの変換
部１２の出力、即ち１０進数に変換された数値の数だけ
電流源が選択される。この関係は第３図に示すように上
位ビットＢ１乃至１３４中のビットＢ４のみ入力される
と、これは最も小さな値であって、電流源２１５のみが
出力されるようにスイッチ３１５のみがオンとされ、ビ
ットＢａのみが入力されるとその１０進数は２であって
スイッチ３１４．３＋５がオンとされて電流源２１４，
２１５より電流が出力される。ビットｆ３ｇ。

Ｂ４が共に入力されるとその１０進数は３であってスイ
ッチ８１ｇ乃至ＳＩ５がオンとされて電流源２１８乃至
２１５の出力が共に出力される。以下同様にその変換さ
れた１０進数に対応した数たけ電流のが出力される。し
かし下位ビットＢ５乃至Ｂｕｓについては電流源２１６
乃至２２９がそれぞれ１個ずつ対応し、その入力された
ビットに対応した電流源の電流のみが出力される。

このようにすることによって上位ビットに対応した電流
源の電流値をそれほど大きな電流値とすることなく、従
って電流値の精度を比較的高い精度とすることか可能と
なり、高精度のテジタルアナログ変換を達成することが
容易となり、かつ人力されたデジタル信号値が切にえら
れた時に発生するスパイク状の雑音の振幅を減少１゛る
ことができる。

しかしこの従来のデジタルアナログ変換装置においてコ
ード変換部１２はワイヤードロジックで構成されており
、その最初に設計した時に上位デジタル入力のビットに
対応して出力される出力端子の位置関係は固定されてい
た。寸だ電流源２１乃至２にの各電流値１ｒ乃至Ｉｋに
ついては、２進の重みを付ける場合よりは各誤差を小さ
くすることが比較的簡単で誤差を小式くすることができ
るが各電流源の電流値には多少の誤差を含んでいる。

これらのため入力デジタル信号により出力誤差率が著し
く大きくなり、他の入力デジタル信号については誤差率
が小さくなるというように誤差率が一様にならないこと
がある。

即ち例えば第４図に示すように電流源２１乃至２８につ
いてはその電流値に対する誤差率が＋αであり、電流源
２９乃至２＋ｓについては各電流値の誤差率が−αでめ
ったとする。この場合の上位ビットＢ＋乃至Ｂ　４のテ
ジタル入力に対する変換出力の誤差率は第４図に示すよ
うにＢＩＩＢ２１ＢＩＩＩＢ４が１１１０の場合にＯと
なり、Ｂ　】Ｂ　２　Ｂ　８Ｂ　４が０１１１の場合は
誤差率は一７αとなり、誤差率が大きく変る欠点があっ
た。特にこの例においては最大ピッ）Ｂｘのみが１、即
ち１０００を中心としてこれに近い入力デジタル値が大
きな誤差率を含み、入力デジタル値が１０’ＯＯがら０
００１に近くなる程、また１１１１に近くなる程誤差率
が減少している。

〈発明の概要〉 この発明の目的は入力デジタル信号を１０進数に変換し
、その変換出力により同−重み伺けられた電流源の出力
を制御することによって入力デジタル信号に応じたアナ
ログ信号を出力するデジタルアナログ変換装置において
、その入力デジタル信号の値に拘らず、出力アナログ４
８号の誤差率がはソ均−化され、全体として最適な誤差
率となるように、つ？ｆ、、！７ＦＡ度の高いアナログ
出力を得るようにしようとするものである。

この発明においては入力デジタル信号を１０進数にコー
ド変換部により変換して、その入力デジタル信号に応じ
た数だけの出力を出力するようにし、これら出力により
同−重みの電流源に対する電流スイッチを制御してその
電流を出力してそれる加算回路の出力はＡＤ変換器によ
りデジタル信号に変換され、一方入力デジタル信号に無
関係に電流スイッチを一つずつ選択制御するスイッチ選
択手段が設けられ、その各′電流スイッチを一つずつＩ
ＨＩＩ御し、その時の谷電流源よシの電流をそれぞれデ
ジタル信号に上記Ａ、Ｄ変換器によシ変換し、そのデジ
タル信号と予め決められた基準の電流値と比較して誤差
をそれぞれめて誤差記憶手段に記憶する。これら記憶さ
れた各電流源の誤差に基ついて入力デジタル信号のアナ
ログ出力の誤差が最適となるように、つまり均一な誤差
率となるよう、入力デジタル信号とこれにより出力され
るべきコード変換部の出力端子との関係を誤差最適化手
段によって選定する。その誤差最適化手段によって選定
された結果に基づいてコード変換部の入出力関係を変更
する。

つまりすべての入力デジタル信号に勾してもほぼ同様の
誤差率となるように、谷入力テジタル信号に対応して電
流源が選択されるような関係に変更される。デジタルア
ナログ変換装置を使用する前、或はデジタルアナログ変
換装置の使用中の適当な時期に、前記誤差最適化動作を
行うことによって、誤差率が一様となり、精度の高い変
換を行うことができる。

〈実施例〉 第５図はこの発明によるデジタルアナログ変換装置の実
施例を示し、第１図と対応するγ１４分に同一符号を利
けである。この発明においてはコード変換部１２として
その入出力関係を自由に変更することができるようなも
のが用いられる。例えばコード変換部１２として読書き
ｏＪ能なメモリか設けられ、これにアドレスＡ１乃至Ａ
ｎを入力すると内部でデコードされて１乃至に番地の伺
れかが選択され、各番地はそれぞれ第６図に示すように
ｂ＋乃至ｂｋのにビットよりなり、つまり１ワード川（
ビットのメモリであって、これらの一つの番地が読出さ
れるとそのにビットの内容が８１乃至Ｓｋとして出力さ
れる。これらは電流スイッチ３１乃至３ｋに対し制御信
号として与えられる。

電流源２１乃至２にの任意の一つだけを選択してその電
流を出力端子１１へ供給することができるようにされる
。このためこの実施例ではコード変換部１２の入力側に
マルチプレクサ１５が設けられ、そのマルチプレクサ１
５を制御回路１６の端子］９より制御してデジタル入力
端子の上位ビット側の端子１１乃至１ｎの上位ピッ）Ｂ
＋乃至Ｂｎを選択してコード変換部１２にアドレスＡ１
乃至Ａｎとして与えることができ、或はその替りに制御
部１６からデータＣ＋乃至Ｃｎを入力してアドレスＡ１
乃至Ａｎとしてコード変換部１２に供給されるようにさ
れる３、更にコード変換部１２に対して制御部１６の端
子１７から読書き制御信号をコード変換部１２に与え、
また端子１８より書込みデータＤ＋乃至１）ｋを与えて
、アドレスＡ１乃至Ａｎにより指定した位置の各ビット
（メモリセル）ｂｌ乃至ｂｋに対してＤｌ乃至Ｄｋをそ
れぞれ書込むことができるようにされる。

この書込みを先に述べたように各電流源について行う。

従って上位ビットが前記例のようにＢ１乃至Ｂ４の４ビ
ツトの場合においては第７図に示すようにコード変換部
１２内のメモリの各アドレスＡＩ乃至Ａ４の各値に対し
て、つまり１帯地乃至１５５帯地対して１番地について
はピッ）ｂ＋ｓのみが１，２帯地についてはピッｌ−ｂ
＋４のみが１というように各番地についてそれぞれ異な
る一つのビットのみに１を立てるように記憶する。つま
り制動１部１６はこれらの各番地を指定すると共にそれ
に対応したデータＤ＋乃至Ｄｋを端子１８よりコード変
換部１２に与えて書込みを行う。

このようにコード変換部１２の内容が相込捷れり状態に
おいてマルチプレクサ１５をそのＡ個入力を選択するよ
うに制御部１６より端子１９を通じて制御し、制御部１
６により指定されたアドレスデータＣ】乃至Ｃｎかコー
ド変換部１２に与えられてこれにより一つの番地が脱出
されてそれに対する電流源２１乃至２にのうちの一つが
選択して出力されることになる。

端子」１に得られている出力アナログ信号をＡＤ変換器
２１によってデジタル信号に変換し、そのｆｍ値を制御
部１６に取込むようにされる。

このようにして電流源の一つずつを選択してその電流値
を知り、それに対する誤差をめ、その誤差を基に誤差率
が最適化するようにコード変換部の入出力関係を選定す
る。このため第８図に示すようにこの誤差最適化モード
が開始されると、ステップＳ１においてコード変換部１
２は第７図に示しだようにその内容が制御部１６によっ
て書替エラれる。ステップＳ２において制御部１６内の
アドレス指定メモリ２２の内容を読出してそのデータＣ
Ｉ乃至Ｃｎをマルチプレクサ１５を通じてコード変換部
１２にアドレスとして印加し、例えば第７図においてア
ドレス０００１を与えてスイッチ３＋ｓのみをオンとし
くステップＳＺ）、Ｘ流源２】５の電流値■ｔ５を加算
回路１３を通じて出力端子１１に出力し、この電流Ｉｌ
ｓをＡＤ変換器２１にて制御部１６に取込む（ステップ
Ｓｇ）。この取込んだ値の所定値に対する誤差を演算し
、その誤差をステップＳ４で誤差メモリ２３内に電流源
２１ｓと対応して記憶する。次にステップＳ５において
アドレス指定メモリ２２の内容ｉを＋１し、ステップＳ
６でその新たな内容ｉがｋと一致したか否かを判定し、
一致してない場合はステップＳ２に戻り、アドレス指定
メモリ２２のその新たな内容１を示すデータＣ】〜Ｃｎ
を出力し、これをコード変換部１２に与える。以下同様
のことを繰返す。ステップＳ６においてｌがｋと一致す
るとこの電流誤差検出処理Ｒ１が終了して最適処ｌｌｊ
化Ｒ２に移る。

誤差最適化処理Ｒ２においては、例えばステップＳ７に
おいてデジタル入力の最上位ピッＩ−Ｍ　Ｓ　Ｂに対す
る誤差が最小となる電流源を選択する。つまり先に示し
た上位の４ピツ）Ｂ＋乃至［３４のデータ中の第３図に
示したようにＭ　Ｓ　Ｂが１のデータ］０００に対して
電流源２１乃至２１５のうち８個が選択されるが、電流
誤差検出処理Ｒ＋において測定された誤差メモリ２３に
記憶されている、各電流源の誤差から、絶対値で最も小
さいものから順番に選択し、これらの８個の誤差の総和
が極性も考慮して最小となるような組合せを選択する。

例えば第９図に示すように″電流源２１．２８．２５．
２７，２９，２１１，２１８，２１５が選択されたとす
る。次にステップｓ８でこれら選択されたものから一つ
を減らし、その減らした時の全体としての誤差率が最小
となるような操作を行う。ステップｓ９で制御部１６内
のカウンタ２４をａ　−１する。このａ　Ｉｄ　ｋ　−
１を２で割った値であり、この新たな−１されたカウン
タ２４の内容ａがステップＳ＋。

で０か否か判定され、０でない場合はステップｓ８に戻
って再び先に選択された電流源の中から一つを除去して
その時の誤差率が最小となるような操作を行う。以下同
様にする。ステップｓｔｏにおいてａが０と判定される
とステップＳ目に移り、ステップＳ７で選択した電流源
に対して残っている電流源の一つを加えてその時の誤差
率が最小となるようにする。次にステップＳ１２におい
てカウンタ２４をａ＋１する。このａは初期値が坦−１
であす、次にこのａ＋１されたカウンタ２４の内容がス
テップＳＩ８においてｋと一致したが否がチェックされ
、一致してない場合はステップＳｌ＋に戻り、先と同様
にそれまで残っている電流源の一つを加えてその時の全
体の誤差率が最小となるようにする。以下同様にしてス
テップＳ】ｇにおいてａがｋとなると最適化処理Ｒ２が
終了してステップＳ１４に移る。

ステップＳ１４では１００ｏに対し、選択された各電流
源を、１０００よりそれぞれ順次一つずつ小さな値に対
して各選択された電流源１ｏｏｏに対し、それぞれ順次
大きな値に対する選択された電流源に対応する関係の人
出力がコード変換部１２より得られるようにコード変換
部１２の内容を書替える。コード変換部１２の記憶内容
は例えば第９図に示すような状態となる。

このようにコード変換部１２の内容を書替えた後制御部
１６によってマルチプレクサ１５をＢ入力端、即ち入力
端子１１〜ｌｎ側を選択するように制御して、入力端子
１１乃至Ｉｎ＋ｍに対するデジタル入力をそれぞれ入力
して従来と同様にスイッチ３１乃至３ｎ＋ｍを選択する
ことによって、デジタル入力に対するアナログ変換が行
われる。この場合においてはコード賀換部１２は先に述
べたように上位ビットに対する変換が最適誤差となるよ
うに制御されているため変換精度が高いものとなる。

第９図に第５図と対応する部分に同一符号を付けて示す
ようにコード変換部１２の出力側にマルチプレクサ２５
を設けてコード変換部１２の出力と制御部１２の出力端
子−１７のデータとの１方を選択して電流スイッチ３１
乃至３ｋに印加するようにしてもよい。このようにする
時にはコード変換部１２の内容を第７図に示したように
書替える操作はなくなる。従ってコード変換部１２の入
出力関係の組替え処理の時間が短かくなる。しかし入力
端子ＩＩ乃至１ｎ＋ｍのデジタル入力をアナログ信号に
変換するときにその上位ビット側においてはマルチプレ
クサ２５が更に多く挿入されるため変換出力を得るまで
の時間がそれだけ長くなる。

以上述べたようにこの発明によるデジタルアナログ変換
装置によれば、その入力デジタル信号の数値と対応した
数だけの出力端子に出力を発生させるコード変換部の入
出力の対応関係を得られる誤差率が最適となるように変
換処理することができ、従って誤差の少ない高精度のも
のを得ることができる。コード変換部１２としてはＲＡ
Ｍの代りにＲＯＭを用いてもよい。

【図面の簡単な説明】

第１図は従来のデジタルアナログ変換装置を示すブロッ
ク図、第２図はこの入力デジタル信号と電流源との対応
関係を示す図、第３図は従来の上位ビットと選択される
べき電流源の関係を示す図、第４図は各電流源の誤差率
と、各種デジタル入力に対する誤差率との関係例を示す
図、第５図はこの発明によるデジタルアナログ変換装置
の一例を示すブロック図、第６図はコード変換部の内容
の一例を示す図、第７図は誤差検出処理におけるコード
変換部の記憶内容を示す図、第８図は誤差率最適化制御
における処理の手順の例を示す流れ図、第９図はその得
られた最適化におけるコード変換部の記憶内容の例を示
す図、第１０図はこの発明によるデジタルアナログ変換
装置の他の例を示すブロック図である。 ＩＩ乃至Ｉｎ＋ｍ：入力端子、２Ｉ乃至２ｎ＋ｍ：電流
源、３１乃至”ｎ＋ｍ　：電流スイッチ、１１：出力端
子、１２：コード変換部、１４：定電圧回路、１５＋　
２５　：マルチプレクサ、１６：制御部、２　］、　：
　Ａ　Ｄ変換器、２３：誤差記憶メモリ。 代理人　草野　卓 汁　７図 体９図 オ　８　囮

Claims (1)

【特許請求の範囲】
1. （１）入力デジタル信号が与えられ、その人力信号のデ
   ジタル値に応じた数だけ予め決められた出力端子より出
   力を発生するコード変換部と、そのコード変換部の出力
   端子の数と同数設けられたはソ同−大きさの電流を発生
   する複数の電流源と、 その電流源の出力側にそれぞれ設けられ、上記コード変
   換部の出力端子の対応するものの出方により制御される
   複数の電流スイッチと、これら電流スイッチの出力が供
   給されてその電流を加算して上記入力デジタル信号に対
   するアナログ信号を出力する加算回路と、 その加算回路の出力アナログ信号から各電流源の電流値
   の誤差を検出する誤差検出手段と、その検出された各電
   流源の誤差を記憶する誤差記憶手段と、 その記憶された各電流源の誤差にもとづき、入力デジタ
   ル信号のアナログ出力の誤差率が最適となるように入力
   デジタル信号と出力されるべき上記コード変換部の出力
   端子との関係を選択する誤差最適化手段と、 その誤差最適手段により得られた最適化の結果に一致す
   るように上記コード変換部の入力出力関係を変更する手
   段とを具備するデジタルアナログ変換装置。