JPS6353738B2

JPS6353738B2 -

Info

Publication number: JPS6353738B2
Application number: JP58156950A
Authority: JP
Inventors: Hironobu Niijima; Akinori Shibayama
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1983-08-26
Filing date: 1983-08-26
Publication date: 1988-10-25
Also published as: JPS6048619A

Description

【発明の詳細な説明】この発明は入力ビツト数が多い場合に適するデ
ジタル信号をアナログ信号に変換する変換装置に
関する。

＜従来技術＞従来のデジタルアナログ変換装置においてその
入力デジタル信号の桁数が多い場合においては入
力デジタル信号の上位桁に対する電流源の電流値
に僅かの誤差を含んでいてもこれが大きな影響を
与える。このため入力されるべきデジタル信号の
上位桁の複数ビツトについては10進数に変換し、
その最大数だけの同一電流値の複数個の電流源を
設けておき、変換された10進数の数値の数だけ、
その電流源を選択してその電流を出力し、これら
電流を加算してその上位桁のデジタル信号のアナ
ログ出力とするようにされていた。

このように上位桁を変換することによつて高精
度のデジタルアナログ変換を達成する上で誤差設
計を有利にし、かつ入力デジタル信号の切換時に
発生するスパイク状の雑音、いわゆるグリツジの
振幅を低減することができる。しかしその上位桁
に対応した各複数の電流源の電流値がそれぞれ僅
かの誤差を持つており、これらの誤差が相互に影
響されてその上位桁のデジタル入力値に対し、或
る特定の入力値に対しては誤差が著しく大きくな
り、特定の入力値に対しては誤差が著しく減少す
るようになることがあつた、つまり誤差率が一様
にならない欠点があつた。

第１図に従来の高精度デジタルアナログ変換装
置の構成例を示す。デジタル信号入力端子１₁〜
１_o，１_o+1〜１_o+nにそれぞれデジタル信号B₁〜
B_o，B_o+1〜B_o+nが入力され、これら各デジタル
信号B₁〜B_o，B_o+1〜B_o+nは、前記B₁によつてア
ナログ出力端子１１に出力されるアナログ電圧を
基準として、信号B_o+nに到るまで順次1/2ずつ低
い値となるよう、つまり２進で重み付けされてい
る。最上位信号B₁（MSB：Most Significant
Bit）から信号B_oまではコード変換部１２へ入力
されて２進重み付けから10進重み付けを持つ信号
に変換される。従つて、今信号B₁〜B₄の４ビツ
トをコード変換部１２でコード変換したとすれ
ば、その変換出力は15個の同じ重みを持つ端子の
１つ乃至複数に出力するように変換が行われる。
コード変換部１２のｋ個（ｋ＝2ⁿ−１）の各出力
により電流スイツチ３₁〜３ｋが制御され、電流
スイツチ３_o+1〜３_o+nはデジタル信号B_o+1〜B_o+n
によりそれぞれ制御される。電流源２₁〜２_kは同
じ値で重み付けされた電流を出力し、電流源２_o+
_１〜２_o+nは1/2ずつ少なくなる２進の重み付けが
され電流を出力する。これら電流源２₁〜２_k，２
_ｏ＋１〜２_o+nの各電流I₁〜I_k，I_o+1〜I_o+nは対応する
電流スイツチ３₁〜３_k，３_o+1〜３_o+nの制御状態
に応じて加算回路１３へ供給され、加算され出力
端子１１へ出力される。電流源２₁〜２_k，２_o+1
〜２_o+nには動作用の定電圧が定電圧源１４から
与えられてある。

従つて上位４ビツトをコード変換部１２で10進
数に変換し、下位14ビツトを２進数で対応する電
流スイツチを制御した場合、即ちｋ＝15、ｎ＝
４、ｍ＝14の場合はその入力デジタル信号の各ビ
ツトB₁乃至B₁₈と電流源２₁乃至２₂₉との関係は第
２図に示すようになる。上位ビツトB₁乃至B₄は
電流源２₁乃至２₁₅に対応付けられるが、その場
合２進上位ビツトのレベル変換部１２の出力、即
ち10進数に変換された数値の数だけ電流源が選択
される。この関係は第３図に示すように上位ビツ
トB₁乃至B₄中のビツトB₄のみ入力されると、こ
れは最も小さな値であつて、電流源２₁₅のみが出
力されるようにスイツチ３₁₅のみがオンとされ、
ビツトB₃のみが入力されるとその10進数は２で
あつてスイツチ３₁₄，３₁₅がオンとされて電流源
２₁₄，２₁₅より電流が出力される。ビツトB₃，B₄
が共に入力されるとその10進数は３であつてスイ
ツチS₁₃乃至S₁₅がオンとされて電流源２₁₃乃至２
₁₅の出力が共に出力される。以下同様にその変換
された10進数に対応した数だけ電流源が出力され
る。しかし下位ビツトB₅乃至B₁₈については電流
源２₁₆乃至２₂₉がそれぞれ１個ずつ対応し、その
入力されたビツトに対応した電流源の電流のみが
出力される。

このようにすることによつて上位ビツトに対応
した電流源の電流値をそれほど大きな電流値とす
ることなく、従つて電流値の精度を比較的高い精
度とすることが可能となり、高精度のデジタルア
ナログ変換を達成することが容易となり、かつ入
力されたデジタル信号値が切換えられた時に発生
するスパイク状の雑音の振幅を減少することがで
きる。

しかしこの従来のデジタルアナログ変換装置に
おいてコード変換部１２はワイヤードロジツクで
構成されており、その最初に設計した時に上位デ
ジタル入力のビツトに対応して出力される出力端
子の位置関係は固定されていた。また電流源２₁
乃至２ｋの各電流値I₁乃至I_kについては、２進の
重みを付ける場合よりは各誤差を小さくすること
が比較的簡単で誤差を小さくすることができるが
各電流源の電流値には多少の誤差を含んでいる。
これらのため入力デジタル信号により出力誤差率
が著しく大きくなり、他の入力デジタル信号につ
いては誤差率が小さくなるというように誤差率が
一様にならないことがある。

即ち例えば第４図に示すように電流源２₁乃至
２₈についてはその電流値に対する誤差率が＋α
であり、電流源２₉乃至２₁₅については各電流値
の誤差率が−αであつたとする。この場合の上位
ビツトB₁乃至B₄のデジタル入力に対する変換出
力の誤差率は第４図に示すようにB₁，B₂，B₃，
B₄が1110の場合に０となり、B₁B₂B₃B₄が0111の
場合は誤差率は−7αとなり、誤差率が大きく変
る欠点があつた。特にこの例においては最大ビツ
トB₁のみが１、即ち1000を中心としてこれに近
い入力デジタル値が大きな誤差率を含み、入力デ
ジタル値が1000から0001に近くなる程、また1111
に近くなる程誤差率が減少している。

＜発明の概要＞この発明の目的は入力デジタル信号を10進数に
変換し、その変換出力により同一重み付けられた
電流源の出力を制御することによつて入力デジタ
ル信号に応じたアナログ信号を出力するデジタル
アナログ変換装置において、この入力デジタル信
号の値に拘らず、出力アナログ信号の誤差率が
ほゞ均一化され、全体として最適な誤差率となる
ように、つまり精度の高いアナログ出力を得るよ
うにしようとするものである。

この発明においては入力デジタル信号を10進数
にコード変換部により変換して、その入力デジタ
ル信号に応じた数だけの出力を出力するように
し、これら出力により同一重みの電流源に対する
電流スイツチを制御してその電流を出力してそれ
ら電流出力を加算するようにしたデジタルアナロ
グ変換装置において、各電流源の電流誤差が求め
られる。例えばそのアナログ変換出力である加算
回路の出力はAD変換器によりデジタル信号に変
換され、一方入力デジタル信号に無関係に電流ス
イツチを一つずつ選択制御するスイツチ選択手段
が設けられ、その各電流スイツチを一つずつ制御
し、その時の各電流源よりの電流をそれぞれデジ
タル信号に上記AD変換器により変換し、そのデ
ジタル信号と予め決められた基準の電流値と比較
して誤差をそれぞれ求めて誤差記憶手段に記憶す
る。これら記憶された各電流源の誤差に基づいて
入力デジタル信号のアナログ出力の誤差が最適と
なるように、つまり均一な誤差率となるよう、入
力デジタル信号とこれにより出力されるべきコー
ド変換部お出力端子との関係を誤差最適化手段に
よつて選定する。その誤差最適化手段によつて選
択された結果に基づいてコード変換部の入出力関
係を変更する。

つまりすべての入力デジタル信号に対しても
ほゞ同様に誤差率となるように、各入力デジタル
信号に対応して電流源が選択されるような関係に
変更される。デジタルアナログ変換装置を使用す
る前、或はデジタルアナログ変換装置の使用中の
適当な時期に、前記誤差最適化動作を行うことに
よつて、誤差率が一様となり、精度の高い変換を
行うことができる。

＜実施例＞第５図はこの発明によるデジタルアナログ変換
装置の実施例を示し、第１図と対応する部分に同
一符号を付けてある。この発明においてはコード
変換部１２としてその入出力関係を自由に変更す
ることができるようなものが用いられる。例えば
コード変換部１２として読書き可能なメモリが設
けられ、これにアドレスA₁乃至A_oを入力すると
内部でデコードされて１乃至ｋ番地の何れかが選
択され、各番地はそれぞれ第６図に示すようにb₁
乃至b_kのｋビツトよりなり、つまり１ワードｋビ
ツトのメモリであつて、これらの一つの番地が読
出されるとそのｋビツトの内容がS₁乃至S_kとして
出力される。これらは電流スイツチ３₁乃至３_kに
対して制御信号として与えられる。

電流源２₁乃至２_kの任意の一つだけを選択して
その電流を出力端子１１へ供給することができる
ようにされる。このための実施例ではコード変換
部１２の入力側にマルチプレクサ１５が設けら
れ、そのマルチプレクサ１５を制御回路１６の端
子１９より制御してデジタル入力端子の上位ビツ
ト側の端子１₁乃至１_oの上位ビツトB₁乃至B_oを
選択してコード変換部１２にアドレスA₁乃至A_o
として与えることができ、或はその替りに制御部
１６からデータC₁乃至C_oを入力してアドレスA₁
乃至A_oとしてコード変換部１２に供給されるよ
うにされる。更にコード変換部１２に対して制御
部１６の端子１７から読書き制御信号をコード変
換部１２に与え、また端子１８より書込みデータ
D₁乃至D_kを与えて、アドレスA₁乃至・A_oにより
指定した位置の各ビツト（メモリセル）b₁乃至b_k
に対してD₁乃至D_kをそれぞれ書込むことができ
るようにされる。

この書込みを先に述べたように各電流源につい
て行う。従つて上位ビツトが前記例のようにB₁
乃至B₄の４ビツトの場合においては第７図に示
すようにコード変換部１２内のメモリの各アドレ
スA₁乃至A₄の各値に対して、つまり１番地乃至
15番地に対して１番地についてはビツトb₁₅のみ
が１，２番地についてはビツトb₁₄のみが１とい
うように各番地についてそれぞれ異なる一つのビ
ツトのみに１を立てるように記憶する。つまり制
御部１６はこれらの各番地を指定すると共にそれ
に対応したデータD₁乃至D_kを端子１８よりコー
ド変換部１２に与えて書込みを行う。このように
コード変換部１２の内容が書込まれた状態におい
てマルチプレクサ１５をそのＡ側入力を選択する
ように制御部１６より端子１９を通じて制御し、
制御部１６により指定されたアドレスデータC₁
乃至C_oがコード変換部１２に与えられてこれに
より一つの番地が読出されてそれに対する電流源
２₁乃至２_kのうちの１つが選択して出力されるこ
とになる。

端子１１に得られている出力アナログ信号を
AD変換器２１によつてデジタル信号に変換し、
その変換値を制御部１６に取込むようにされる。

このようにして電流源の一つずつを選択してそ
の電流値を知り、それに対する誤差を求め、その
誤差を基に該差率が最適化するようにコード変換
部の入出力関係を選定する。このため第８図に示
すようにこの誤差最適化モードが開始されると、
ステツプS₁においてコード変換部１２は第７図に
示したようにその内容が制御部１６によつて書替
えられる。ステツプS₂において制御部１６内のア
ドレス指定メモリ２２の内容を続出してそのデー
タC₁乃至C_oマルチプレクサ１５を通じてコード
変換部１２にアドレスとして印加し、例えば第７
図においてアドレス0001を与えてスイツチ３₁₅の
みをオンとし（ステツプS₂）、電流源２₁₅の電流
値I₁₅をゲート回路１３を通じて出力端子１１に
出力し、この電流I₁₅をAD変換器２１にて制御部
１６に取込む（ステツプS₃）。この取込んだ値の
所定値に対する誤差を演算し、その誤差をステツ
プS₄で誤差メモリ２３内に電流源２₁₅と対応して
記憶する。次にステツプS₅においてアドレス指定
メモリ２２の内容ｉを＋１し、ステツプS₆でその
新たな内容ｉがｋと一致したか否かを判定し、一
致してない場合はステツプS₂に戻り、アドレス指
定メモリ２２のその新たな内容ｉを示すデータ
C₁〜C_oを出力し、これをコード変換部１２に与
える。以下同様のことを繰返す。ステツプS₆にお
いてｉがｋと一致するとこの電流誤差検出処理
R₁が終了して変換処理化R₂に移る。

誤差最適化処理R₂においては、例えばステツ
プS₇においてデジタル入力の最上位ビツトMSB
に対する誤差が最小となる電流源を選択する。つ
まり先に示した上位の４ビツトB₁乃至B₄のデー
タ中の第３図に示したようにMSBが１のデータ
1000に対して電流源２₁乃至２₁₅のうち８個が選
択されるが、電流誤差検出処理R₁において測定
された誤差メモリ２３に記憶されている、各電流
源の誤差から、絶対値で最も小さいものから順番
に選択し、これらの８個の誤差の総和が極生も考
慮して最小となるような組合せを選択する。

例えば第９図に示すように電流源２₁，２₃，２
_５，２₇，２₉，２₁₁，２₁₃，２₁₅が選択されたとす
る。次にステツプS₈でこれら選択されたものから
一つを減らし、その減らした時の全体としての誤
差率が最小となるような操作を行う。ステツプS₉
で制御部１６内のカウンタ２４をａ―１する。こ
のａはｋ―１を２で割つた値であり、この新たな
―１されたカウンタ２４の内容ａがステツプS₁₀
で０か否か判定され、０でない場合はステツプS₈
に戻つて再び先に選択された電流源の中から一つ
を除去してその時の誤差率が最小となるよう操作
を行う。以下同様にする。ステツプS₁₀において
ａが０と判定されるとステツプS₁₁に移り、ステ
ツプS₇で選択した電流源に対して残つている電流
源の一つを加えてその時の誤差率が最小となるよ
うにする。次にステツプS₁₂においてカウンタ２
４をａ＋１にする。このａは初期値がｋ／２−１であり、次にこのａ＋１されたカウンタ２４の内容
がステツプS₁₃においてｋと一致したか否かチエ
ツクされ、一致してない場合はステツプS₁₁に戻
り、先と同様にそれまで残つている電流源の一つ
を加えてその時の全体の誤差率が最小となるよう
にする。以下同様にしてステツプS₁₃においてａ
がｋとなると最適化処理R₂が終了してステツプ
S₁₄に移る。

ステツプS₁₄では1000に対し、選択された各電
流源を、1000よりそれぞれ順次一つずつ小さな値
に対して各選択された電流源1000に対し、それぞ
れ順次大きな値に対する選択された電流源に対応
する関係が入出力がコード変換部１２より得られ
るようにコード変換部１２の内容を書替える。コ
ード変換部１２の記憶内容は例えば第９図に示す
ような状態となる。

このようにコード変換部１２の内容を書替えた
後制御部１６によつてマルチプレクサ１５をＢ入
力側、即ち入力端子１₁〜１_o側を選択するように
制御して、入力端子１₁乃至１_o+nに対するデジタ
ル入力をそれぞれ入力して従来と同様にスイツチ
３₁乃至３_o+nを選択することによつて、デジタル
入力に対するアナログ変換が行われる。この場合
においてはコード変換部１２は先に述べたように
上位ビツトに対する変換が最適誤差となるように
制御されているため変換精度が高いものとなる。
なお最適化処理R₂を一般的に示すと、例えば第
１１図に示すようになる。すなわちステツプS₇で
カウンタ２４の内容を１とし、ステツプS₈で最少
の誤差の電流源を１つ選択して、その時の誤差率
が最小となるようにする。次にステツプS₉でカウ
ンタ２４の内容を＋１し、ステツプS₁₀でカウン
タ２４の内容ａがｋと一致したかを調べ、一致し
てなければステツプS₈に戻り、残りの電流源から
誤差が最も最小のものを１つ選択してその時の誤
差率が最小となるようにする。以下同様な処理を
行い、ステツプS₁₀でカウンタ２４の内容ａがｋ
と一致すると、ステツプS₁₁に移り、ステツプS₁₁
では第８図のステツプS₁₄と同様の処理を行う。

第１０図に第５図と対応する部分に同一符号を
付けて示すようにコード変換部１２の出力側にマ
ルチプレクサ２５を設けてコード変換部１２の出
力と制御部１６の出力端子１８のデータとの一方
を選択して電流スイツチ３₁乃至３_kに印加するよ
うにしてもよく。このようにする時にはコード変
換部１２の内容を第７図に示したように書替える
操作はなくなる。従つてコード変換部１２の入出
力関係の組替え処理の時間が短かくなる。しかし
入力端子１₁乃至１_o+nのデジタル入力をアナログ
信号に変換するときにその上位ビツト側において
はマルチプレクサ２５が更に多く挿入されるため
変換出力を得るまでの時間がそれだけ長くなる。

以上述べたようにこの発明によるデジタルアナ
ログ変換装置によれば、その入力デジタル信号の
数値と対応した数だけの出力端子を発生させるコ
ード変換部の入出力の対応関係を得られる誤差率
が最適となるように変換処理することができ、従
つて誤差の少ない高精度のものを得ることができ
る。コード変換部１２としてはRAMの代りに
ROMを用いてもよい。

【図面の簡単な説明】

第１図は従来のデジタルアナログ変換装置を示
すブロツク図、第２図はこの入力デジタル信号と
電流源との対応関係を示す図。第３図は従来の上
位ビツトと選択されるべき電流源の関係を示す
図、第４図は各電流源の誤差率と、各種デジタル
入力に対する誤差率との関係を示す図、第５図は
この発明によるデジタルアナログ変換装置の一例
を示すブロツク図、第６図はコード変換部の内容
の一例を示す図、第７図は誤差検出処理における
コード変換部の記憶内容を示す図、第８図は誤差
率最適化制御における処理の手順の例を示す流れ
図、第９図はその得られた最適化におけるコード
変換部の記憶内容を例を示す図、第１０図はこの
発明によるデジタルアナログ変換装置の他の例を
示すブロツク図、第１１図は第８図中の最適化処
理R₂の一般的処理例を示す流れ図である。１₁乃至１_o+n：入力端子、２₁乃至２_o+n：電流
源、３₁乃至３_o+n：電流スイツチ、１１：出力端
子、１２：コード変換部、１４：定電圧回路、１
５，２５：マルチプレクサ、１６：制御部、２
１：AD変換器、２３：誤差記憶メモリ。

Claims

【特許請求の範囲】１入力デジタル信号が与えられ、その入力信号
のデジタル値に応じた数だけ予め決められた出力
端子より出力を発生するコード変換部と、そのコード変換部の出力端子の数と同数設けら
れたほゞ同一大きさの電流を発生する複数の電流
源と、その電流源の出力側にそれぞれ設けられ、上記
コード変換部の出力端子の対応するものの出力に
より制御される複数の電流スイツチと、これら電流スイツチの出力が供給されてその電
流を加算して上記入力デジタル信号に対するアナ
ログ信号を出力する加算回路と、その加算回路の出力アナログ信号から各電流源
の電流値の誤差を検出する誤差検出手段と、その検出された各電流源の誤差を記憶する誤差
記憶手段と、その記憶された各電流源の誤差にもとづき、入
力デジタル信号のアナログ出力の誤差率が最適と
なるように入力デジタル信号と出力されるべき上
記コード変換部の出力端子との関係を選択する誤
差最適化手段と、その誤差最適手段により得られた最適化の結果
に一致するように上記コード変換部の入力出力関
係を変更する手段とを具備するデジタルアナログ
変換装置。