JPS6048933B2

JPS6048933B2 - 集積回路

Info

Publication number: JPS6048933B2
Application number: JP52005093A
Authority: JP
Inventors: 潤一西澤
Original assignee: Individual
Current assignee: Individual
Priority date: 1977-01-19
Filing date: 1977-01-19
Publication date: 1985-10-30
Also published as: JPS5390774A

Description

【発明の詳細な説明】、本発明は静電誘導トランジスタを用いた集積回路のうち
、Ｉ２Ｌ型以外のＣＭＬ、ＥＦＬ、ＮＴＬ、ＤＣＴＬ、
ＲＴＬ、ＴＴＬ及びその変形された論理回路を対象とす
る集積回路に関する。

バイポーラトランジスタや電界効果トランジスタは異な
る動作機構て動作する静電誘導トランジスタが本願発明
者によつて提案され（特願昭４６一２８４０５号）、以
後種々の発展を遂げている（特願昭４６−５７７６８号
他）。

静電導電トランジスタはそのすぐれた大電力性、低雑音
性、低歪性、高周波特性などを生かすべく、オーディオ
用、大電力用個別素子などとしてすでに実用化されてお
り、半素体素子の使用可能な電力範囲を、オーディオ周
波数からマイクロ波周波数に至る各周波数帯て拡大して
いる。また、静電誘導トランジスタはきわめて低い電流
レベルになつても電圧増巾率がほとんど不変に保たれる
こ、となどから、低電力、高速度動作が要請される集積
回路においても、これまでのバイポーラトランジスタや
電界効果トランジスタでは到達し得ないような低電力、
高速度の動作をする構成要素として発展を遂けつつある
。静電誘導トランジスタの主な長所持徴は、特願昭４６
−２８４０５号及び特願昭４６−５７７６８号等におい
て明らかにしたように、以下の通りである。

（１）主動作領域の少なくとも１部において、ゲート
電圧の如何に関わらずソース、ドレイン間がパンチスル
ーしない状態、即ちソース、ゲート間に空乏状態になら
ない状態が残つて、キャリヤ注入状態が存在し、しかも
ソース電極からピンチオフ点までの直列抵抗ｎと固有の
変換コンダクタンスＧｍとの積が１より小になるように
選定された不純物密度並びに諸寸法を有することにより
、電流、電圧特性が不飽和特性を示す。

（２）電圧制御型てあり、電流・電圧特性が不飽和″
特性を示すことにより、高入力インピーダンス、低出力
インピーダンス素子として使用でき、しかも見掛上の変
換コンダクタンスｇｍが大きくとれ、歪を小さくできる
。

（３）出力電流が大きくとれ、所定の領域に高抵抗５
層を用いることにより耐圧を大きくすることができ、大
電流、高耐圧の大出力用素子が得られ゜。

（４）ゲート領域の密度を高不純物密度となし、しか
もゲートの形状を小型にできるので、電極間容量及びゲ
ート抵抗を減少させることができ、高周波化、高速度化
がはかれる。

また、従来の電界効果トランジスタと比較して直列抵抗
が小さく設定されていることが、その容量の小ささと相
加わつて高速性を一層顕著にする。（５）きわめて広い
ゲート電圧範囲にわたり、４チャンネルがゲート電圧（
拡散電位も含む）だけでピンチオフした場合には、電流
・電圧特性が殆んど指数関数則に従う低電流領域はもと
より、直列抵抗ｎやドレイン抵抗Ｒｄの効果により特性
が指数関数則からずれ、殆んど直線的な特性となる大電
流領域まで含めたきわめて広い、場合によつてはｍ桁以
上の電流範囲にわたり、増巾係数をはとんど一定に保つ
ことができ、きわめて歪の少ない動作が行なえる。

（６）電流値がきわめて小さな領域になつても増巾係数
をほとんど一定に保てるので、低電流、低２消費電力状
態において、きわめて優れたスイッチング動作等が行な
える。

（７）大電流状態の温度特性を負にできるので熱暴走が
起らない。

また、ほとんど温度特性を持たない構造設計が行なえる
。２．（８）きわめて広い動作温度範囲にわたり、たとえば２
００゜Ｃ以上にわたり、増巾係数を一定に保てること。

（９）チャンネル巾を狭くし、チャンネルの不純物密度
を低くすることにより、ゲート電圧が零で３６はほとん
ど電流が流れす、ゲートに順方向電圧が加わつて始めて
電流が流れるという動作にあつては、その変換コンダク
タンスが大きく、小さな面積のチャンネルでも大きな電
流を流すことができ、高速度のスイッチング動作が行な
え３５る。以上のように、静電誘導トランジスタは大電
力、高耐圧、大電流、低歪、低雑音、低消費電力高速度
動作等いずれの面においても優れており、その温度特性
も含めて、従来のバイポーラトラン４０ジスタや電界効
果トランジスタに比べて、優れた面のきわめて多いトラ
ンジスタである。

静電誘導トランジスタは接合型、ＭＩＳ型、ショットキ
ー型のいずれにおいても、（９）で述べたようにＮＯｒ
ｍａｉｌｙＯｒｒ（ノーマリーオフ）型の動作が容易
に実現できるが、エンハンスメントモード（Ｅモード）
、エンハンスメント・デイプレツシヨンモード（Ｅ／Ｄ
モード）で動作するＭＩＳ静電誘導トランジスタも当然
実現できる。静電誘導トランジスタの動作特性の一例を
接合型ＰチャンネルＳＩＴを例にとつて、第１図ａ乃至
ｅに示す。

第１図ａは、ドレイン電圧Ｖｄをパラメータとしたとき
のドレイン電流Ｉｄとゲート電圧ＪＶｇの関係である。
第１図ｂは、ゲート電圧Ｖｇをパラメータとしたときの
ドレイン電流Ｉｄをドレイン電圧Ｖｄの関係である。ド
レイン電流Ｉｄは、チャンネルがゲート電圧だけでピン
チオフした状態にあれば、低電流領域においては、ゲー
ト電圧Ｖｇ、ドレイン電圧Ｖｄのいずれに対してもほと
んど指数関数的に変化することを第１図Ａ，ｂは示して
いる。ドレイン電流Ｉｄが大きくなつて、ソースからチ
ャンネル中のピンチオフ点までの直列抵抗ｎ両端の電圧
降下が無視できなくなると、電流・電圧特性は指数関数
則からすれ始める。第１図ｂには電流が十分大きくなつ
た領域の特性が示されているが、ドレイン電流Ｉｄが０
．ＩＡを越えるような領域ては温度上昇による影響がな
ければ、Ｉｄ−Ｖｄ特性はほとんど直線になつている（
第１図ｃ参照）。電圧増巾率μとドレイン電流Ｉｄの関
係は第１図ｄのようになる。１０−゜Ａから１０−”Ａ
まＣのドレイン電流Ｉｄの変化に対してμはほとんど一
定に保たれ、同時に１９５’Ｋから３８３Ｋに至る２０
０Ｋに近い温度変化に対してもμはほとんど一定でｂる
。

もちろん、これは一実験例であり、電圧増ＩＪ率μが一
定に保たれる電流範囲、温度範囲はこ１に限られるもの
ではなく、これよりさらに広いつてある。第１図ｅはＩ
ｄ−Ｖｄ特性の三つの温度コ対して対数グラフに示した
ものであり、この例Ξ・用いた２ＳＪ２４のように零ゲ
ートバイアスでチヤノネルがピンチオフしない構造のも
のでは、零ゲートバイアス近傍ではＩｄ−Ｖｄ特性は半
導体を用・た抵抗と同様の温度変化を示す。すなわち、
温一が高くなるとキャリヤの移動度や飽和速度が小くな
つて抵抗が大きくなることを反映して電流全電流領域で
流れにくくなつている。一方、ケト電圧をＩＶ以上印加
した場合には、ゲート電だけでチャンネルがピンチオフ
して、キャリヤ入量制御型動作に移るので、直列抵抗両
端の電圧降下（負帰還作用）が無視できるような低電流
領域では、温度上昇によつて注入されるキャリアが増加
することを反映してドレイン電流は大きくなている。こ
のように、ゲート電圧だけでチャンネルがピンチオフし
てチャンネル中に電位障壁がＬ生じたときのＩｄ−Ｖｄ
，Ｉｄ−Ｖｇ特性は低電流領域てほとんど指数関数則に
従うのである。第１図の例では、零ゲートバイアスでチ
ャンネルがピンチオフしていない、すなわち導通状態に
する静電誘導トランジスタの特性例を示したが、１先に
述べた静電誘導トランジスタの特徴（９）の項で述べた
ように、静電誘導トランジスタはチャンネル幅を狭くし
て、チャンネルの不純物密度を低く設定すれば、零ゲー
トバイアス状態でチャンネルが完全にピンチオフし、ソ
ース前面に高い電位障壁が形成され、遮断状態ができる
。

すなわち、接合型構造においてもノーマリー・オフ静電
誘導トランジスタが形成される。たとえば、第２図ａ乃
至ｃに接合型静電誘導トランジスタの構造例を示す。第
２図ａは表面配線型構造、第２図ｂは切り込みゲートを
持つ倒立型構造の例を示し、又第２図ｃはプレーナ構造
ＳＩＴの例である。図中、１はリース領域、２はドレイ
ン領域、３はゲート領域、４はチャンネル領域、１１は
ソース電極、１２はドレイン電極、１３はゲート電極、
１４は低抵抗ポリシリコンの電極領域、１５は絶縁領域
、１６は基板を示す。第２図に示されるようにソース・
ドレイン間を１ｓｄ，チャンネル幅を１ｇとしてチャン
ネルの不純物密度をＮ，ｎｆ領域とＰ’″領域の間に現
われる拡散電位をＶｄｌｆとすると、チャンネル中ソー
ス前面に現われる電位障壁の高さＶＢは近似的にで与え
られる。

ｅは単位電荷、ηは構迭から決まる数係数て、１ｇは短
かければ１に近に値である。この式は、中性領域から空
間電荷領域への遷移領域が急峻であるとして求められて
おり、実際の使用温度では、必すしも正しくないため補
正係数ηが導入されている。ＶｄｉｆはシリコンでＩＶ
程度で ″（ある。電位障壁の高さがほぼ拡散電位の半
分になるときのチャンネル巾１ｇと不純物密度ｎの関係
はシリコンで、Ｎｌｇ’半１．３８×１０’゜で与えられる。

ｎはａ−゜、１ｇはμｍの単位である。この式を満すｎ
と１ｇの具体的な数値は、たとえばｎ＝１×１０″’ａ
−゜，１×１０″゜Ｃ７７１−゜，１×ＩＱ″゛ａ−３
，１×１０’゜ｃｗＬ−３，１×１０″６Ｃ７７Ｚ−３
のとき、それぞれ１ｇ＝３７μＴｒＬ，ｌｌ．７μＴｒ
Ｌ，，３．７μ几，１．１７μＭ，Ｏ．３７μｍてある
。動作時には、ドレイン電圧Ｖｄ、ゲート電圧Ｖ効ｓ加
わる。ゲート電位は電位障壁を引き下げて静電誘導トラ
ンジスタを導通状態にさせるべく順方向に加わるから、
その時の電位障壁の高さＶＢは、となる。

ＶＢが０．１〜０．２Ｖ程度あるいはそれ以下になると
、障壁を越えるキャリヤの量が増加し、静電誘導トラン
ジスタは導通する。したがつて、ノーマリー・オフ動作
する接合型静電誘導トランジスタは遮断時の電圧（Ｖｇ
ｃ，Ｖｄｃ）と導通時の電圧（ＶｇＯ，ＶｄＯ）におい
て、たとえば、ｔ〜となるように、Ｎ，ｌｇ，μを設計
すればよい。

もちろん、このとき、ＶｇＯはゲートから順方向電流・
が流れない程度にすることが望ましい。しかし、実際に
はゲート電圧を順方向に振り込むわけであるから、当然
ゲートから少数キャリヤの注入が起り、注入された少数
キャリヤの電荷が電位障壁を引き下げ、同時にソースか
らのキャリヤ注入を促フ進する作用を持つ。この効果の
ために、順方向ゲート電圧で動作する接合型静電誘導ト
ランジスタの変換コンダクタンスはきわめて大きく、同
時にドレインに流れる電流もきわめて大きい。高抵抗チ
ャンネル領域を使用しているにもかかわらず、５バイポ
ーラトランジスタと同等の電流密度を流すことができる
。したがつて、少数キャリヤの注入が顕著になれば、上
述した条件は補正されることになる。もちろん、少数キ
ャリヤ注入が不必要に過渡に起るとその蓄積効果のため
かえつて、動作０速度が制限される。接合型静電誘導ト
ランジスタでノーマリー・オフの動作をさせるためのチ
ャンネル巾１ｇは、当然のことながら、不純物密度が低
ければ低い程広くてよいことになる。前述したｎと１ｇ
の具体的数値が、およその関係を示している。前述した
値は、中性領域と空間電荷領域の境界が急峻であるとし
た場合の近似であり、実際の使用温度になるとその境界
はたれてきて、室温程度でＳ１の楊合を考えると、空乏
層はその端部の定義にもよるが、前述した近似で求めた
値の１．５倍程度になつている。接合型静電誘導トラン
ジスタでのノーマリー・オフ型の動作は、零ゲートバイ
アス状態でもゲートの拡散電位だけでチャンネルが完全
にしかも十分にピンチオフした状態、すなわちゲートか
ら延びる空乏層がチャンネルを完全に覆つてチャンネル
にキャリヤが殆んど完全に存在しない状態にある構造の
静電誘導トランジスタで実現される。この状態から、導
通状態にスイッチするには空乏層をチャンネルから後退
させて障壁電位を引き下げるように順方向電圧をゲート
に加えることになる。順方向ゲート電圧で動作する静電
誘導トランジスタは特性的にはバイポーラトランジスタ
とよく似た特性を示す。本発明の目的は、論理的動作の
レベル設定が容易で、かつ正確な高速低消費電力の論理
回路を対象とする集積回路を提供することにある。

本願発明は、ＣＭＬ，ＥＦＬ，ＮＴＬ，ＤＣＴＬ，ＲＴ
Ｌ，ＴＴＬ及びその変形された論理回路を対象とする集
積回路に関する。集積回路においては１ゲート当りの消
費電力は当然のことながら低いほど望ましい。

したがつて、論理動作の゜“０゛に相当する低レベル電
圧■１、゜゜１゛に相当する高レベル電圧Ｖ２はいずれ
も雑音余裕度や各トランジスタの遮断周波数等を低下さ
せ動作に支障をきたさない限り小さく設定されるのが好
ましい。バイポーラトランジスタを用いたＩＩＬ（Ｉｎ
ｊｅｃｔｉＯｎＩｎｔｅｇｒａｔｅｄＬＯｇｉｃ）やＮ
ＴＬ（ＮＯｎ−ＴｈｒｅｓｈＯｌｄＬＯｇＩｃ）等ては
使用する半導体材料にもよるが、■１が０．１〜０．５
■程度、Ｖ２が０．４〜１■程度に設定されている。こ
のように低い動作電圧（低電力動作）で、しかも各電極
間の容量を十分小さくして動作速度を遅くするには、ソ
ースからドレインまでのキャリヤの走行時間を短くする
ためにソース・ドレイン間隔は他に支障のないかぎり短
いほど望ましい。必然的に、各電極の間隔はきわめて狭
いものになつてくる。たとえば、１１Ｌ相当のインバー
タにおいてインバータ用トランジスタを倒立型ＳＩＴに
置き灼えた低電力高速度インバータの場合Ｖ１＝０．１
〜０．２■、Ｖ２＝０．６〜０．７Ｖ程度となる。ソー
ス・ドレイン間牌Ｓｄを１．５μｍ程度１ｙ＝２〜３μ
ｍ程度とすると、ソース・ドレイン間のキャリヤ走行時
間は、およそ３０Ｐｓｅｃ程度になる。したがつてこの
ＳＩＴの速度をきめるのは、ＧｒＴｌ／２πｃ（ｃは容
量、Ｇｍは変換コンダクタンス）からほぼ決まる遮断周
波数である。したがつて、当然のことながら容量ｃは小
さいほど望ましい。たとえば第２図ｂの倒立型構造でゲ
ートとソースの間隔はたとえば０．２〜０．８μｍ程度
であるから、ｃを小さくするためには当然動作状態にお
いてオーム接触用領域を除いてゲートとソースの間のｎ
層がすべて空乏層になつていることが望ましい。第２図
ｂの構造から明らかなようにＰ＋ゲート領域は切り込ま
れた側面のごく一部に設けられている。切り込み領域の
絶縁物１５上の電極１５とソースとの間の容量は少ない
程望ましく、ゲートから延びる空乏層は低抵抗ソース領
域に到達することが望ましい。ゲートに０．５Ｖの順方
向電圧が加わつた状態でも、ゲートとソース間のｎ層が
空乏層となるためには、ゲート電極下の絶縁膜を０．２
μＭＣｌ）ＳｉＯ２として、チャンネル領域の不純物密
度は５×１０１４ｃｍ−３程度以下でなければならない
。ここで述べた例は微細加工技術を駆使した現在では最
高度の技術が要請される場合であり、もつて寸法精度を
ゆるくした楊合、たとえば、ソース・ゲート間が１μｍ
程度になる場合には、ｎ領域の不純物密度は１×１『礪
−３程度以下てあることが要求される。変換コンダクタ
ンスＧｍもチャンネルの不純物密度ｎが低いはど大きく
なる。電位障壁高さ■Ｂが、ゲート電圧に対応して変化
するし、チャンネルを横断する障壁の分布がゆるやかに
なつて実効的なキャリヤ注入面積が増加し５直列抵抗爲
が減少するからである。とくに接合型静電誘導トランジ
スタにあつては、ゲート電圧による障壁制御と同時に注
入された少数キャリヤも障壁制御を促進するから、Ｇｍ
はきわめて大きい。さらに胛を大きくするには、ゲート
から延びる空乏層（あるいは電位分布の形状）に沿うよ
うにソースに突起状の領域を設けてやればよい（たとえ
ば特願昭５１−１４３６９８号参照）。こうすることに
より、遮断周波数の高い静電誘導トランジスタ（以下Ｓ
ＩＴと称する）が実現でき、高速度の動作が可能である
。第２図の例ではチャンネル部の不純物密度が一定のも
のだけ示したが、電位障壁を制御する部分があればよい
ので、不純物密度に分布を持たせることもよい。これま
で、Ｓ汀を用いることにより少数キャリヤの蓄積効果に
よる障害の少ない低電力で高速で動作するインバータが
実現されることを述べた。

！零ゲートバイアスで完全に遮断状態になるように設計
したＳＴＩの特性を第３図Ａ，ｂ，ｃに示す。。第２図
ａに対応する構造でｎ゛型基板上にｎ−型高抵抗（不純
物密度１×１０″’Ｃｍ−３）エピタキシャル層を６μ
成長させ、６μのゲートマスク間隔Ｊで深さ２μまでゲ
ート領域を拡散し、その後浅く電流端子用オーム接触領
域を形成して作つたものである。ゲート領域の形成時に
、横方向へも拡散が行なわれることを考えると、チャン
ネル巾は約２〜３ｐと考えられる。第３図Ａ，ｂは順方
向にゲート電圧を加えた時の電流・電圧特性を示し、第
３図ｃは伝達特性を示す。負荷はバイポーラトランジス
タである。特性的にはバイポーラトランジスタと良く似
ている。ゲートの入力電圧Ｖｉｎが低い間は、出力電圧
ＶＯｕｔは高レベルに保たれるが、しきい値電圧を越す
とＶＯｕｔは低レベルに遷移する。電源電圧が増すにつ
れて、しきい値電圧は高い方にずれ、低レベル高レベル
間の遷移が急峻になつて行く。こうした、様子はバイポ
ーラトランジスタに良く似ている。ＳＴＩを、バイポー
ラトランジスタでもつと高速動作をすると言われている
ＥＣＬＣＥｍｉｔｔｅｒＣＯｒｐｌＯｄＬＯｇｉｃまた
はＣＭＬ：ＣｕｒｒｅｎｔＭＯｄｅＬＯφｃ），ＥＦＬ
ＣＥｍｉｔｔｅｒＦＯｌｌＯｗｅｒＬｆ）ＧｉＣ），Ｎ
ＴＬ（ＮＯｎ−ＴｈｒｅｓｈＯｌｄＬＯｇｉｃ）に適用
した場合の基本ゲートをそれぞれ第４図，第５図，第６
図に示す。第４図は、いずれもＥＣＬ型の２入力のＮＯ
Ｒ，ＯＲゲートであり、動作は従来のＥＣＬ型ＮＯＲ，
ＯＲゲートと同様である。第４図ａには参照（Ｒｅｔｅ
ｒｎｃｅ）用電圧を発生する回路も含めて示してある。
Ｖｒｅｆ発生回路中の２個のダイオードは温度補償用で
ある。第４図ｂは、入ナゲートにソースホロワ接続のＳ
ＩＴを設けたもので、ドレイン電位が一定に保たれるこ
ともあつ７一層高速度動作を行なえる回路構成例である
．５ＩＴが不飽和型電流電圧特性を示すことから、レベ
ル設定が難しいときには、たとえば、第４図［の抵抗Ｒ
Ｅ’を流れる電流により両端の電位差がダ．んど一定に
保たれるＳＩＴＱｃを用いればよい。ｔちろん、ＭＯＳ
，ＭＩＳ−ＳＩＴでもよいことはいう．Ｃもない。第４
図ｃで、αはゲートがソースに貞結されているが、より
定電圧特性を向上させるには、ゲートをドレインに直結
すればよい。わずかな電圧増加で大きな電流が流れる。
その例を第４図ｃに示す。その時に、使われるＳＴＦの
電流電圧特性の一例を直線表示で第４図ｄに示す。零ゲ
ートバイアスでは遮断状態にあり、ソース．ドレイン間
電圧が入力ゲートＳＩＴＱｃ’を導通状態にするに必要
な電圧■２になつたとき、電流が急激に流れるようにし
ておけばよい。不飽和型電流電圧特性を示すＳＩＴが直
列に接続されることにより電流不安定を生ずる場合には
、電流上限設定用のＦＥＴを接続しておけばよい。しか
し、順方向ゲート電圧で動作する接合型ＳＩＴでは、ド
レイン電流はドレイン電圧に対して飽和する傾向にある
。第５図は３入力のＡＮＤゲートの例であり、ｎチャン
ネル、Ｐチャンネルの複合構造を利用しており、ｌゲー
ト当りの占有面積が小さく当然消費電力も少なくてすみ
、製造工程も簡単で歩留りが゜高い高速のゲート回路で
ある。入力のゲートトランジスタがドレイン接地のＰチ
ャンネルＳＩＴとすると、出力段のソースフォロワトラ
ンジスタはｎチャンネルＳＴＦである。いずれのＳＩＴ
も、そのドレインが一定電位に保たれるため高速動作す
る。アこの場合にも、第５図ａの抵抗Ｒｃを電流によら
ず、すなわち、導通するトランジスタの数によらず電位
の設定できる第４図ｄに示したようなＳＩＴに置き換え
れば（第５図ｂ）レベル設定は容易である。ゲート・ド
レイン間が直結されたＳＩＴにす。ればレベル設定はよ
り完全である。もちろん、電流不安定を除去するための
ＦＥＴ接続も適宜行える。第６図ａは、ＬＳＴにおいて
、（１）チップ内部では外来雑音がきわめて少なく雑音
余裕度が少なく：５とも十分安定な動作が行えること。

（２）チップ内の配布線はたかだか数−以下であり、寄
生容量等のゲートの負荷が軽くゲートの負荷駆動能力は
軽くてよいこと、（３）ＬＳＩは入出力端子を備えた機
能ブロックであり、個別回路のごとく１ゲート毎に雑４
０音余裕度を持つ必要はなく入出力端子間で必要な雑音
余裕度があればよいことを基に、電源電圧を非常に低く
して、すなわち低電力て動作するものとして考案された
Ｎ’Π．にＳＩＴを適用した回路構成例である。ＣＥは
入力ＳＩＴのソース電位の高周波成分を接地して速度を
速めるための容量である。Ｒｃ／ＲＥを適当に選んで利
得を１より大きくしてわずかなしきい値特性を持たせて
いる。したがつてこの回路では１ゲート毎の伝送特性は
第３図のようなはつきりしたしきい値特性を示してない
が、段数を多数重ねることにより明瞭なしきい値特性が
現われる構成になつている。第６図ａは抵抗によつて電
位設定を行なう回路になつている。第６図ｂては抵抗Ｒ
Ｅ，Ｒｃをそれぞれ所望のソース・ドレイン間電圧で電
流が急峻に立上がるＰチャンネルＳＩＴ，ｎチャンネル
ＳＩＴと抵抗との並列回路に置き換えた例であり、’゛
０’’，“’１’’状態に対応するレベル設定が正確で
容易になるという特徴を有している。同様に、第４図Ａ
，ｂ，ｃの抵抗ＲＥ，Ｒｃ，Ｒｃ’，Ｒｄ，Ｒｄ’をそ
れぞれレベル設定用ＳＩＴと、抵抗との並列回路に置き
換えることは、これらの論理回路の動作速度をさらに高
速にする。前記したようにソースからチャンネルを経て
ドレインに至る電流通路が同一導電型の半導体領域で形
成されるＳ汀において、チャンネルの不純物密度を低く
し、チャンネル幅を狭くすることにより、零ゲートバイ
アスでチャンネルが遮断状態にあるノーマリオフ型ＳＩ
Ｔが形成され、このノーマリオフ型ＳＩＴと端子間電圧
の変化に対して端子間二電流が実質的に変化する負荷と
を直列に接続することにより、種々の論理回路が構成さ
れる。

なお、前記実施例中、すべての半導体領域の導電型を反
転する等の種々の変更、修正が行なえることは当業者に
自明であろう。３ＳＩＴは、チャンネルに主に高抵抗領域を用いるために
各電極間の容量が小さく、少数キャリアの蓄積効果を殆
んどなくすことができ、キャリアが殆んど全領域をドリ
フトて走行することから走行時間を短くでき、負帰還に
作用する直列抵抗がき３．わめて小さいことなどのため
に、高速動作に優れている。

また、きわめて低電流動作になつて電圧増幅係数が一定
に保たれて特性の劣化が少なく、ゲートの入力抵抗が高
く駆動に殆んど電力を必要とせず。変換コングクタンス
の大きいことから、ファン・アウト（ＩａｎＯｕｔ）数
が多くとれ、当然のことながら次段との直結ができるな
ど微細化が；容易であり、きわめて低電力でＳＩＴ論理
回路は動作する。ＳＩＴを含んだ回路により構成される
インバータを基本とする集積回路においては、微細化、
高速度化が一層促進され、少数キャリア蓄積効果をほと
んど持たないため、その論理回路としクての低電力性、
高速度性がきわめて顕著となりすぐれた低電力、高速度
の論理回路となつて、その工業的価値は高い。これまで
、バイポーラトランジスタにしても電界効果トランジス
タにしても定電流源的素子（飽７和型電流電圧特性を持
つ）であつたため、回路構成に多くの制約を受けたが、
本発明で述べたようにノーマリオフ型静電誘導トランジ
スタのゲートとソースもしくはゲートとドレインを直結
した負荷回路動作を示すＳＩＴ（不飽和型電流電圧特性
を’持つ）を導入することにより、論理動作のレベル設
定が容易で、かつ正確になり、入力を何段もつなけ回路
構成を簡単化し、回路構成中に抵抗を用いる必要を減じ
、低電力化、高速化、微細化を一層促進し、ＬＳＩにお
いてきわめて有効な論理回路となりその価値はきわめて
高い。

ここで述べた構造はすべて現在公知の結晶技術、加工技
術により、容易に製造できる。

【図面の簡単な説明】

第１図ａ乃至ｅは静電誘導トランジスタの一例の動作特
性図、第２図ａ乃至ｃは接合型静電誘導トランジスタの
構造例の断面図、第３図は静電誘導トランジスタの一例
に順方向入力電圧を加えた場合の伝送特性図、第４図ａ
及びｂは静電誘導トランジスタ論理回路図、第４図ｃ及
びｄは静電誘導トランジスタ回路構成図及び定電圧型Ｓ
ＩＴの一例のドレイン電流、ドレイン電圧特性図、第５
図ａ及びｂ）第６図ａ及びｂはそれぞれ静電誘導トラン
ジスタ論理回路図である。

Claims

【特許請求の範囲】

１複数個の静電誘導トランジスタもしくはバイポーラ
トランジスタを有する駆動回路と両端電圧の変化に対し
端子間電流が実質的に変化する負荷回路とが直列に接続
された論理回路において、前記負荷回路の少なくとも一
部にゲートとソースもしくはゲートとドレインとを直結
したノーマリオフ型静電誘導トランジスタを有すること
を特徴とする集積回路。