JPS6049451A - デ−タチェック方式 - Google Patents
デ−タチェック方式Info
- Publication number
- JPS6049451A JPS6049451A JP58157384A JP15738483A JPS6049451A JP S6049451 A JPS6049451 A JP S6049451A JP 58157384 A JP58157384 A JP 58157384A JP 15738483 A JP15738483 A JP 15738483A JP S6049451 A JPS6049451 A JP S6049451A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- hold
- detected
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、記憶装置への書き込みデータと読み出しデー
タの両方で、誤り訂正符号論理機構によるデータチェッ
クを行っているデータ処理システムにおけるデータチェ
ック方式に関する。
タの両方で、誤り訂正符号論理機構によるデータチェッ
クを行っているデータ処理システムにおけるデータチェ
ック方式に関する。
（ｂｌ 技術の背景
最近のデータ処理システムの高速化動向に伴って、記憶
装置に対する書き込みデータ、或いは読み出しデータに
誤りが検出されても、中央処理装置をマシンサイクルレ
ベルで停止させ、障害状態を保持して診断す、ることが
困難になってきた。
装置に対する書き込みデータ、或いは読み出しデータに
誤りが検出されても、中央処理装置をマシンサイクルレ
ベルで停止させ、障害状態を保持して診断す、ることが
困難になってきた。
特に、記憶装置に対する書き込みデータと読み出しデー
タの両方で、例えば誤り訂正符号論理機構によるデータ
チェックを行い、チェック結果をホールドしているデー
タ処理システムにおいては、該ホールド結果を直接検索
したとしても、リードデータの誤りに起因するのか、ラ
イトデータの誤りに起因するのかの識別が困難になって
きた。
タの両方で、例えば誤り訂正符号論理機構によるデータ
チェックを行い、チェック結果をホールドしているデー
タ処理システムにおいては、該ホールド結果を直接検索
したとしても、リードデータの誤りに起因するのか、ラ
イトデータの誤りに起因するのかの識別が困難になって
きた。
一方、最近のデータ処理システムにおいては、障害発生
時の診断用データとして、データ処理装置内の状態を読
み取るのに、スキャンアウト機能が知られている。これ
は、データ処理装置内の各種フリップフロップ、レジス
タ等を、例えばサービスプロセッサーからの指示で、上
記データをクロックレベルで直列に読み出し、サービス
プロセッサーで処理をして、ディスプレイ上に表示し、
上記データ処理装置の障害状況の診断を容易にしようと
するものである。
時の診断用データとして、データ処理装置内の状態を読
み取るのに、スキャンアウト機能が知られている。これ
は、データ処理装置内の各種フリップフロップ、レジス
タ等を、例えばサービスプロセッサーからの指示で、上
記データをクロックレベルで直列に読み出し、サービス
プロセッサーで処理をして、ディスプレイ上に表示し、
上記データ処理装置の障害状況の診断を容易にしようと
するものである。
然しなから、サービスプロセッサーでのデータを処理す
る速度が遅い為、例えば前記の誤り訂正符号論理機構で
検出したリードデータ、ライトデータに関する誤りをホ
ールドしているフリップフローツブ（ＦＦ）を見た時、
その誤り発生の前後関係を識別することが困難であり、
真の誤り原因を探索することができないのが現状である
。
る速度が遅い為、例えば前記の誤り訂正符号論理機構で
検出したリードデータ、ライトデータに関する誤りをホ
ールドしているフリップフローツブ（ＦＦ）を見た時、
その誤り発生の前後関係を識別することが困難であり、
真の誤り原因を探索することができないのが現状である
。
従って、記憶装置のリード／ライトデータの両側で誤り
チェックを行っている場合に、スキャンアウト機能によ
って、チェック結果をホールドするフリップフロップを
見ても、誤りの真の原因を識別する方式の検討が望まれ
ていた。
チェックを行っている場合に、スキャンアウト機能によ
って、チェック結果をホールドするフリップフロップを
見ても、誤りの真の原因を識別する方式の検討が望まれ
ていた。
（Ｃ） 従来技術と問題点
記憶装置の書き込みデータ（Ｗｌ））と読み出しデータ
（ＲＤ）の両方で、誤り訂正符号論理（以下ＥＣＣとい
う）機構によるデータチェックを行っているデータ処理
システムにおいて、従来方式のチェック機構は、第１図
に示すようになっており、■は主記憶装置、１１はメモ
リ部、 １２．１４はＥＣＣ機構（ＥＣＣ）、 １３．
１５は２ビツトエラーをホールドするホールド機構（Ｉ
ＯＬＤ） 、 ２は中央処理装置。
（ＲＤ）の両方で、誤り訂正符号論理（以下ＥＣＣとい
う）機構によるデータチェックを行っているデータ処理
システムにおいて、従来方式のチェック機構は、第１図
に示すようになっており、■は主記憶装置、１１はメモ
リ部、 １２．１４はＥＣＣ機構（ＥＣＣ）、 １３．
１５は２ビツトエラーをホールドするホールド機構（Ｉ
ＯＬＤ） 、 ２は中央処理装置。
２１は書き込み制御部（ＷＤＣ）である。
このようなシステムにおいて、部分書き込み命令が実行
され、読み出しデータ（ＲＤ）に２ピントエラーが発生
すると、上記ホールド機構（ＨＯＬＤ）１５がオンとな
るが、どのビット位置にエラーが発ａｉ Ｌ−でいるか
は不明である。
され、読み出しデータ（ＲＤ）に２ピントエラーが発生
すると、上記ホールド機構（ＨＯＬＤ）１５がオンとな
るが、どのビット位置にエラーが発ａｉ Ｌ−でいるか
は不明である。
ごの統み出しデータ（ＲＤ）に対して、中央処理装置２
の書き込み制御部（ＷＩＩＣ） ２１において、部分書
き込みを実行すると、上記データの一内容によっ゛（は
、古き込みデータ（ＮＯ）に対するＥＣＣ機構（ｌｉｃ
ｅ ） １２で、＋１１１記２ビツトエラーが検出され
なくなることがある。（これを、データ化りと「っ”Ｃ
いる） 従っ”ζ１．Ｌ：記データ化りを防ぐ為に、読み出しデ
ータ（Ｒ１１） ニ対するＵＣＣｆｉ構（ＩＥｃｃ ）
１４テ２ ヒツト上り−が検出され、ホールド機構（
ＩＩＯＬＤ） ｊ５がオンになった時、古、き込み制御
部（ＷＤ（： ） ２１を７クセスし“Ｃ，Ｉ＋ＣＧの
チェックビットを含めた全ビットに対し°Ｃ１全“０″
又は全“ｌ”を書き込むよ・）に制御することにより、
必ずＥＣＣｔａ構（ＥＣＣ） ＋２’ｊ’ ２ビットエ
ラーが検出され、ホールド機構（１１０１，１１） １
３をオンにすることができ、結果とし°Ｃ両方のホール
１機構（ＩＩＯＬＤ） １３．１５がオンとなる。
の書き込み制御部（ＷＩＩＣ） ２１において、部分書
き込みを実行すると、上記データの一内容によっ゛（は
、古き込みデータ（ＮＯ）に対するＥＣＣ機構（ｌｉｃ
ｅ ） １２で、＋１１１記２ビツトエラーが検出され
なくなることがある。（これを、データ化りと「っ”Ｃ
いる） 従っ”ζ１．Ｌ：記データ化りを防ぐ為に、読み出しデ
ータ（Ｒ１１） ニ対するＵＣＣｆｉ構（ＩＥｃｃ ）
１４テ２ ヒツト上り−が検出され、ホールド機構（
ＩＩＯＬＤ） ｊ５がオンになった時、古、き込み制御
部（ＷＤ（： ） ２１を７クセスし“Ｃ，Ｉ＋ＣＧの
チェックビットを含めた全ビットに対し°Ｃ１全“０″
又は全“ｌ”を書き込むよ・）に制御することにより、
必ずＥＣＣｔａ構（ＥＣＣ） ＋２’ｊ’ ２ビットエ
ラーが検出され、ホールド機構（１１０１，１１） １
３をオンにすることができ、結果とし°Ｃ両方のホール
１機構（ＩＩＯＬＤ） １３．１５がオンとなる。
然し、この状態を１１ｉ１述のスキャンアウト機能で読
み出し、チェックする限りにおいては、上記部分書き込
み命令の実行による読み出しデータに２ビツトエラーが
あったのか、中央処理装置２からの別のストア命令の実
行による書き込みデータに２ビツトエラーがあったのか
を識別できない問題があった。
み出し、チェックする限りにおいては、上記部分書き込
み命令の実行による読み出しデータに２ビツトエラーが
あったのか、中央処理装置２からの別のストア命令の実
行による書き込みデータに２ビツトエラーがあったのか
を識別できない問題があった。
＋ｄ） 発明の目的
本発明は上記従来の欠点に鑑み、記憶装置の書き込みデ
ータ（ｔｌＤ）と読み出しデータ（ＲＤ）の両方で、Ｅ
ＣＣ１″構によるデータチェックを行っているデータ処
理システムにおいて、一つの命令の実行時に、例えば読
み出しデータ（ＲＤ）に２ビツトエラーが検出され、ホ
ールド中の時は、別の命令による店き込みデータ（目）
に対するＥＣＣ機構での２ピントエラーの検出、とホー
ルドを行わせないようにする方法を提供することを目的
とするものである。
ータ（ｔｌＤ）と読み出しデータ（ＲＤ）の両方で、Ｅ
ＣＣ１″構によるデータチェックを行っているデータ処
理システムにおいて、一つの命令の実行時に、例えば読
み出しデータ（ＲＤ）に２ビツトエラーが検出され、ホ
ールド中の時は、別の命令による店き込みデータ（目）
に対するＥＣＣ機構での２ピントエラーの検出、とホー
ルドを行わせないようにする方法を提供することを目的
とするものである。
ｔｅｌ 発明の構成
そしてこの目的は、本発明によれば：
（１）記憶装置への書き込みデータと、読み出しデ−タ
との両方で、誤り訂正符号論理機構によるデータチェッ
クを行っているデータ処理システムにおいて、ある命令
を実行して、読み出しデータで訂正不可能な誤りが検出
され、保持された時は、該誤りを検出・保持する回路が
リセットされる迄、書き込みデータの上記誤り訂正符号
論理機構による誤り検出・保持を行わないように制御し
、書き込みデータで訂正不可能な誤りが検出され、保持
された時は、読み出しデータの上記誤り訂正符号論理機
構による誤り検出・保持を行わないようにする方法。
との両方で、誤り訂正符号論理機構によるデータチェッ
クを行っているデータ処理システムにおいて、ある命令
を実行して、読み出しデータで訂正不可能な誤りが検出
され、保持された時は、該誤りを検出・保持する回路が
リセットされる迄、書き込みデータの上記誤り訂正符号
論理機構による誤り検出・保持を行わないように制御し
、書き込みデータで訂正不可能な誤りが検出され、保持
された時は、読み出しデータの上記誤り訂正符号論理機
構による誤り検出・保持を行わないようにする方法。
（２１＋１１項記載のデータチェック方式において、書
き込みデータ又は読み出しデータの上記誤り訂正符号論
理機構による誤り検出・保持を行わないように制御する
ことを、読み出しデータ側又は書き込みデータ側で訂正
不可能な誤りが検出された命令の終了時点において行う
方法。
き込みデータ又は読み出しデータの上記誤り訂正符号論
理機構による誤り検出・保持を行わないように制御する
ことを、読み出しデータ側又は書き込みデータ側で訂正
不可能な誤りが検出された命令の終了時点において行う
方法。
を提供することによって達成され、読み出しデータ側で
の２ビツトエラーか、書き込みデータ側の２ビツトエラ
ーかを容易に識別できる利点がある。
の２ビツトエラーか、書き込みデータ側の２ビツトエラ
ーかを容易に識別できる利点がある。
（ｆｌ 発明の実施例
以下本発明の実施例を図面によって詳述する。
第２図が本発明の一実施例をブロック図で示した図であ
り、１．２．ｌＬ１２，１３，１４，１５．２１共に第
１図で説明したものと同じものであるが、本発明を実施
した場合、例えば関連命令の終了時点において、ホール
ド機構（）ＩＯＬＤ） １５の出力信号で、書き込みデ
ータ（ＷＤ）側のＥＣＣ機構（ＥＣＣ） １２及びホー
ルド機構（ＩＩＯＬＤ） １３が機能しないように制御
し、ホールド機構（Ｈｏｔ、Ｄ） １３の出力信号で、
読み出しデータ（ＲＤ）側のＥＣＣ機構（ＥＣＣ）１４
及びホールド機構（ＨＯＬＤ） １５が機能しないよう
に制御している所が異なっている。そして、この閉塞機
能は読み出しデータ（ＲＤ）側のＥＣＣ機構（ＥＣＣ）
４４及びホールド機構（ＩＯＬＤ） １５、又は書き
込みデータ（ＷＤ）側のＥＣＣ機構（ＥＣＣ） １２及
びホールド機構（１１０ＬＤ） １３が、中央処理装置
２で実行されたレリーズ命令によってリセットされるま
で解除されないように制御される所に特徴がある。
り、１．２．ｌＬ１２，１３，１４，１５．２１共に第
１図で説明したものと同じものであるが、本発明を実施
した場合、例えば関連命令の終了時点において、ホール
ド機構（）ＩＯＬＤ） １５の出力信号で、書き込みデ
ータ（ＷＤ）側のＥＣＣ機構（ＥＣＣ） １２及びホー
ルド機構（ＩＩＯＬＤ） １３が機能しないように制御
し、ホールド機構（Ｈｏｔ、Ｄ） １３の出力信号で、
読み出しデータ（ＲＤ）側のＥＣＣ機構（ＥＣＣ）１４
及びホールド機構（ＨＯＬＤ） １５が機能しないよう
に制御している所が異なっている。そして、この閉塞機
能は読み出しデータ（ＲＤ）側のＥＣＣ機構（ＥＣＣ）
４４及びホールド機構（ＩＯＬＤ） １５、又は書き
込みデータ（ＷＤ）側のＥＣＣ機構（ＥＣＣ） １２及
びホールド機構（１１０ＬＤ） １３が、中央処理装置
２で実行されたレリーズ命令によってリセットされるま
で解除されないように制御される所に特徴がある。
このような機能を１けたデータ処理システムにおいて、
従来例の第１図で説明した、部分書き込み命令を実行し
て、読み出しデータに２ビツトエラーが検出された場合
を考えると、ホールド機構（ＩＩＯＬＤ） １５がオン
となった場合、ＥＣＣ機構（ＥＣＣ） １４でのエラー
検出信号で書き込み制御部（ＷＤＣ） ２１をアクセス
して、例えば全″１″を書き込むように動作するので、
読み出しデータ（ＲＤ）側のボールド機構（ＩＩＯＬＤ
） １５と、書き込みデータ（ＷＤ）側のホールド機構
（ＨＯＬＤ） １３の両方がオンとなるように動作する
。
従来例の第１図で説明した、部分書き込み命令を実行し
て、読み出しデータに２ビツトエラーが検出された場合
を考えると、ホールド機構（ＩＩＯＬＤ） １５がオン
となった場合、ＥＣＣ機構（ＥＣＣ） １４でのエラー
検出信号で書き込み制御部（ＷＤＣ） ２１をアクセス
して、例えば全″１″を書き込むように動作するので、
読み出しデータ（ＲＤ）側のボールド機構（ＩＩＯＬＤ
） １５と、書き込みデータ（ＷＤ）側のホールド機構
（ＨＯＬＤ） １３の両方がオンとなるように動作する
。
そして、それ以後（例えば、該命令の終了時点）におい
て、ホールド機構（）ＩＯＬＤ） １５の出力信号で、
’Ｍキ込ミテー９ （ＷＤ）側（７）ＥＣＣｔａｔｊ＆
（ＥＣＣ）１２及びホールド機構（ＨＯＬＤ） １３
が機能しないように制御されるのである。
て、ホールド機構（）ＩＯＬＤ） １５の出力信号で、
’Ｍキ込ミテー９ （ＷＤ）側（７）ＥＣＣｔａｔｊ＆
（ＥＣＣ）１２及びホールド機構（ＨＯＬＤ） １３
が機能しないように制御されるのである。
然し、一般のリード命令が実行された場合には、読み出
しデータ（ＲＤ）側において、上記２ビツトエラーが検
出された時、該命令の終了時点でホールド機構（ＩＩＯ
ＬＤ）１５の出力信号によって、書き込みデータ（ＨＤ
）側のＥＣＣ＠構（ＥＣＣ） １２及びホールド機構（
ＨＯＬＤ） １３の機能を閉塞するように動作するので
、中央処理装置２が前述のレリーズ命令を実行する迄、
書き込みデータ（ＷＤ）側のＥＣＣｉｌｌ構は作動しな
い為、読み出しデータ（ＲＤ）側のホールド機構（ＩＯ
ＬＤ） １５のみがオンとなるように動作する。
しデータ（ＲＤ）側において、上記２ビツトエラーが検
出された時、該命令の終了時点でホールド機構（ＩＩＯ
ＬＤ）１５の出力信号によって、書き込みデータ（ＨＤ
）側のＥＣＣ＠構（ＥＣＣ） １２及びホールド機構（
ＨＯＬＤ） １３の機能を閉塞するように動作するので
、中央処理装置２が前述のレリーズ命令を実行する迄、
書き込みデータ（ＷＤ）側のＥＣＣｉｌｌ構は作動しな
い為、読み出しデータ（ＲＤ）側のホールド機構（ＩＯ
ＬＤ） １５のみがオンとなるように動作する。
同じようにして、ライト命令が実行された場合には、書
き込みデータ（ＷＤ）側のボールド機構（ＨＯＬＤ）
１３のみがオンとなるように動作する。
き込みデータ（ＷＤ）側のボールド機構（ＨＯＬＤ）
１３のみがオンとなるように動作する。
そして、いずれの場合も、前述のように、閉塞されたＥ
ＣＣ機構は中央処理装置２によってレリーズ命令が実行
される迄作動しない為、前述のスキャンアウト機構で、
該ホールド機構（）ＩＯＬＤ＞ １３．１５を読むだけ
で、ＥＣＣ機構で検出された誤りの真の原因を識別する
ことができるのである。
ＣＣ機構は中央処理装置２によってレリーズ命令が実行
される迄作動しない為、前述のスキャンアウト機構で、
該ホールド機構（）ＩＯＬＤ＞ １３．１５を読むだけ
で、ＥＣＣ機構で検出された誤りの真の原因を識別する
ことができるのである。
以上、リード命令１部分書き込み命令、ライト命令を実
行した場合に、読み出゛しデータ（ＲＤ）で２ビツトエ
ラーが発生した場合と、書き込みデータ（同）で２ビツ
トエラーが発生した場合の、読み出しデータ（ＲＤ）側
のホールド機構（ＨＯＬＤ） １５と書き込みデータ（
ＷＤ）側のホールド機構（ＨＯＬＤ）１３との関係をま
とめると第３図のようになる。
行した場合に、読み出゛しデータ（ＲＤ）で２ビツトエ
ラーが発生した場合と、書き込みデータ（同）で２ビツ
トエラーが発生した場合の、読み出しデータ（ＲＤ）側
のホールド機構（ＨＯＬＤ） １５と書き込みデータ（
ＷＤ）側のホールド機構（ＨＯＬＤ）１３との関係をま
とめると第３図のようになる。
この図から明らかなように、本発明を実施した場合には
、主記憶装置１に対するいかなるリード。
、主記憶装置１に対するいかなるリード。
ライト動作において発生した２ビツトエラーに対しても
、それぞれのホールド機構（ＩＩＯＬＤ＞の値をサービ
スプロセッサーで見ることにより、真のエラー原因を識
別することができる。
、それぞれのホールド機構（ＩＩＯＬＤ＞の値をサービ
スプロセッサーで見ることにより、真のエラー原因を識
別することができる。
尚、上記ＥＣＣ機構、ボールド機構の閉塞方法は、ホー
ルド出力（１３又は１５）でＦ、ＣＣ機構（１２又は１
４）のみを閉塞する方法で、２ビット誤りが発生しても
ボールドしないようにしても良いことは云う迄もない。
ルド出力（１３又は１５）でＦ、ＣＣ機構（１２又は１
４）のみを閉塞する方法で、２ビット誤りが発生しても
ボールドしないようにしても良いことは云う迄もない。
ｆｇｌ 発明の効果
以上、詳細に説明したように、本発明のデータチェック
方式は、記憶装置の書き込みデータ（ＷＤ）と読み出し
データ（ＲＤ）の両方で、ＥＣＣ機構によるデータチェ
ックを行っているデータ処理システムにおいて、読み出
しデータ（ＲＤ）に２ビツトエラーが検出され、ホール
ド中の時は、書き込みデータ（Ｗｌｌ）に対するＥＣＣ
機構での２ビツトエラーの検出とホールドを行わせない
ようにし、書き込みデータ（ＷＤ）に２ビツトエラーが
検出され、ホールド中の時は、読み出しデータ（１？Ｄ
）に対するＥＣＣ機構での２ビツトエラーの検出とホー
ルドを行わせないように制御されるので、主記憶装置１
に対するいかなるリード、ライト動作において発生した
２ビツトエラーに対しても、それぞれのボールド機構（
ＩＯＬＤ）の値をサービスプロセッサーで見ることによ
り、真のエラー原因を識別することができる効果がある
。
方式は、記憶装置の書き込みデータ（ＷＤ）と読み出し
データ（ＲＤ）の両方で、ＥＣＣ機構によるデータチェ
ックを行っているデータ処理システムにおいて、読み出
しデータ（ＲＤ）に２ビツトエラーが検出され、ホール
ド中の時は、書き込みデータ（Ｗｌｌ）に対するＥＣＣ
機構での２ビツトエラーの検出とホールドを行わせない
ようにし、書き込みデータ（ＷＤ）に２ビツトエラーが
検出され、ホールド中の時は、読み出しデータ（１？Ｄ
）に対するＥＣＣ機構での２ビツトエラーの検出とホー
ルドを行わせないように制御されるので、主記憶装置１
に対するいかなるリード、ライト動作において発生した
２ビツトエラーに対しても、それぞれのボールド機構（
ＩＯＬＤ）の値をサービスプロセッサーで見ることによ
り、真のエラー原因を識別することができる効果がある
。
第１図は従来のＥＣＣ４５構による２ビットエラー検出
、ホールド方式をブロック図で示した図、第２図は本発
明の一実施例をブロック図で示した図。 第３図は本発明を実施した場合の記憶装置における誤り
状況とホールド値との関係を示した図である。 図面において、１は主記憶装置、２は中央処理装置、
１２．１４はＥＣＣ機構（ＥＣＣ）、 １３．１５はホ
ールド機構（ｌ（ＯＬＤ） 、 ２１は書き込み制御部
（ＷＤＣ） 。 をそれぞれ示す。
、ホールド方式をブロック図で示した図、第２図は本発
明の一実施例をブロック図で示した図。 第３図は本発明を実施した場合の記憶装置における誤り
状況とホールド値との関係を示した図である。 図面において、１は主記憶装置、２は中央処理装置、
１２．１４はＥＣＣ機構（ＥＣＣ）、 １３．１５はホ
ールド機構（ｌ（ＯＬＤ） 、 ２１は書き込み制御部
（ＷＤＣ） 。 をそれぞれ示す。
Claims (1)
- （１） 記憶装置への書き込みデータと、読み出しデー
タとの両方で、誤り訂正符号論理機構によるデータチェ
ックを行っているデータ処理システムにおいて、一つの
命令を実行して、読み出しデータで訂正不可能な誤りが
検出され、保持された時は、該誤りを検出・保持する回
路がリセットされる迄、書き込みデータの上記誤り訂正
符号論理機構による誤り検出・保持を行わせないように
制御し、書き込みデータで訂正不可能な誤りが検出され
、保持された時は、該誤りを検出・保持する回路がリセ
ットされる迄、読み出しデータの上記誤り訂正符号論理
機構による誤り検出・保持を行わせないように制御する
ことを特徴とするデータチェック方式。 （２、特許請求の範囲第１項記載のデータチェック方式
において、書き込みデータ又は読み出しデータの上記誤
り訂正符号論理機構による誤り検出・保持を行わせない
ように制御することを、読み出しデータ側又は書き込み
側で訂正不可能な誤りを検出した命令の実行終了時点で
行うことを特徴とするデータチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157384A JPS6049451A (ja) | 1983-08-29 | 1983-08-29 | デ−タチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157384A JPS6049451A (ja) | 1983-08-29 | 1983-08-29 | デ−タチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049451A true JPS6049451A (ja) | 1985-03-18 |
Family
ID=15648463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157384A Pending JPS6049451A (ja) | 1983-08-29 | 1983-08-29 | デ−タチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205955A (ja) * | 1989-02-03 | 1990-08-15 | Nippon Telegr & Teleph Corp <Ntt> | メモリ装置のエラー処理方式 |
-
1983
- 1983-08-29 JP JP58157384A patent/JPS6049451A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205955A (ja) * | 1989-02-03 | 1990-08-15 | Nippon Telegr & Teleph Corp <Ntt> | メモリ装置のエラー処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| EP1659494B1 (en) | Method and apparatus for classifying memory errors | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| US20060277444A1 (en) | Recordation of error information | |
| US5204964A (en) | Method and apparatus for resetting a memory upon power recovery | |
| JPS6049451A (ja) | デ−タチェック方式 | |
| JPH05307488A (ja) | データ転送の異常検出装置 | |
| KR890003322B1 (ko) | 데이타처리 시스템 | |
| CN108231134B (zh) | Ram良率补救方法及装置 | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| JP3350069B2 (ja) | バスライン監視方式 | |
| JPS603769A (ja) | エラ−回復方法 | |
| CN117194118A (zh) | 用于处理单元系统的数据访问方法及数据访问装置 | |
| US20080195896A1 (en) | Apparratus and method for universal programmable error detection and real time error detection | |
| JPH01297780A (ja) | Ｉｃカード保護装置 | |
| JPS581258A (ja) | 磁気デイスク装置のエラ−デ−タ保持方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JP2715740B2 (ja) | 情報処理装置のバス監視回路 | |
| CN117724938A (zh) | 存储器的控制方法 | |
| JPS6325380B2 (ja) | ||
| JPS5936853A (ja) | 演算処理装置 | |
| JPS6236578B2 (ja) | ||
| CN114168370A (zh) | 实时操作系统ram诊断实现方法、装置和计算机设备 | |
| JPS58501606A (ja) | １ビットメモリ読出エラ−を検出，訂正および記録するための装置 | |
| JPS6252340B2 (ja) |