JPS6049639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6049639A JPS6049639A JP58157387A JP15738783A JPS6049639A JP S6049639 A JPS6049639 A JP S6049639A JP 58157387 A JP58157387 A JP 58157387A JP 15738783 A JP15738783 A JP 15738783A JP S6049639 A JPS6049639 A JP S6049639A
- Authority
- JP
- Japan
- Prior art keywords
- region
- island
- collector
- transistor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は高周波半導体装置の構造に係り、特に高周波高
出力トランジスタの構造に関する。
出力トランジスタの構造に関する。
（ｂ） 従来技術と問題点 。
高周波高出力トランジスタは、多数個の小信号ユニット
トランジスタの並列動作によって構成される。従ってト
ランジスタチップから外部リードへの接続も、小信号ユ
ニットトランジスタの個数に対応して多数本のアルミニ
ウム（Ａり又は金（Ａｕ３の極細線（コネクタ線）を用
いて行われる。この状態を示したのが第１図の斜視模式
図で、特に共通接地端子１に接続される接地用細線２は
接地インダクタンスを減少し、トランジスタの高周波特
性の劣化を少なくするためにトランジスタチップ３の両
側に接続接地するダブルボンド方式が多く用いられる。
トランジスタの並列動作によって構成される。従ってト
ランジスタチップから外部リードへの接続も、小信号ユ
ニットトランジスタの個数に対応して多数本のアルミニ
ウム（Ａり又は金（Ａｕ３の極細線（コネクタ線）を用
いて行われる。この状態を示したのが第１図の斜視模式
図で、特に共通接地端子１に接続される接地用細線２は
接地インダクタンスを減少し、トランジスタの高周波特
性の劣化を少なくするためにトランジスタチップ３の両
側に接続接地するダブルボンド方式が多く用いられる。
そして、コレクタの引出しはトランジスタチップ３が搭
載されている島状メタライズ領域、即ちコレクタメタラ
イズアイランド４から前記接地用細線２の間を通って多
数本のコレクタ用細線５によってなされている。（図中
６はベース用細線、７，８はコバール等よりなる外部リ
ード、９はアルミナセラミック枠、１０は表面がメタラ
イズされたベリリアベース、１１は銅等よシなる放熱フ
ランジを示す） この場合高周波特性を劣化させないために、トランシス
タチップを搭載するコレクタメタライズアイランド４の
面積はできる限シ小さくシ、且つコレクタ用細線５のボ
ンディング位置くできるだけトランジスタチップに近づ
けるのが一般的である。
載されている島状メタライズ領域、即ちコレクタメタラ
イズアイランド４から前記接地用細線２の間を通って多
数本のコレクタ用細線５によってなされている。（図中
６はベース用細線、７，８はコバール等よりなる外部リ
ード、９はアルミナセラミック枠、１０は表面がメタラ
イズされたベリリアベース、１１は銅等よシなる放熱フ
ランジを示す） この場合高周波特性を劣化させないために、トランシス
タチップを搭載するコレクタメタライズアイランド４の
面積はできる限シ小さくシ、且つコレクタ用細線５のボ
ンディング位置くできるだけトランジスタチップに近づ
けるのが一般的である。
ところが従来の構造に於ては、このボンディングを行う
場所には往々にして図のようなトランジスタチップのボ
ンディングの際に生じた広い面積のろう材の流れ１２が
あり、コレクタ用細線５のワイヤボンディングができな
かったシ、成るいはワイヤボンディングはできても接続
の信頼性に欠は該高周波高出力トランジスタのステムを
構成しているベリリアベース１０のみを模式的に示した
もので、斜線を付しである部分１３はメタライズ層、４
はＡｕ又はＡｇのめっきが施されトランジスタチップが
搭載されるコレクタメタライズアイランド、鎖線枠で囲
った部分１４はトランジスタチップろう付は領域、鎖線
枠で囲った部分１５はコレクタ用細線のボンディング領
域、鎖線枠で囲った部分１６は前記アルミナセラミック
枠（第１図９）の内側に表出しＡｕ又ｉｊＡｇめっきが
施される接地用細線ボンディング領域を表わしている。
場所には往々にして図のようなトランジスタチップのボ
ンディングの際に生じた広い面積のろう材の流れ１２が
あり、コレクタ用細線５のワイヤボンディングができな
かったシ、成るいはワイヤボンディングはできても接続
の信頼性に欠は該高周波高出力トランジスタのステムを
構成しているベリリアベース１０のみを模式的に示した
もので、斜線を付しである部分１３はメタライズ層、４
はＡｕ又はＡｇのめっきが施されトランジスタチップが
搭載されるコレクタメタライズアイランド、鎖線枠で囲
った部分１４はトランジスタチップろう付は領域、鎖線
枠で囲った部分１５はコレクタ用細線のボンディング領
域、鎖線枠で囲った部分１６は前記アルミナセラミック
枠（第１図９）の内側に表出しＡｕ又ｉｊＡｇめっきが
施される接地用細線ボンディング領域を表わしている。
（Ｃ）発明の目的
本発明は上記のようにトランジスタチップが搭載される
コレクタアイランドのトランジスタチップ近傍にコレク
タ引出し用の細線がボンディングされる高周波トランジ
スタ（高出力、小信号を含む）に於て、トランジスタチ
ップのボンディングに際してのろう材の流れ出しを抑制
し、コレクタ用細線のワイヤボンディングが確実に行え
る構造を提供するものであり、その目的とするところは
高周波トランジスタの歩留まシ及び信頼性を向上せしめ
るにある。
コレクタアイランドのトランジスタチップ近傍にコレク
タ引出し用の細線がボンディングされる高周波トランジ
スタ（高出力、小信号を含む）に於て、トランジスタチ
ップのボンディングに際してのろう材の流れ出しを抑制
し、コレクタ用細線のワイヤボンディングが確実に行え
る構造を提供するものであり、その目的とするところは
高周波トランジスタの歩留まシ及び信頼性を向上せしめ
るにある。
（ｄ） 発明の構成
即ち本発明は、絶縁物基体上にろう付は性のすぐれため
っき層を上面に有するメタライズ層よりなる島状領域を
有し、該メタライズ層よシなる島状領域上に半導体チッ
プがろう付けされ、且つメタライズ層よシなる島状領域
上にワイヤボンディング法によるコネクタ線の接続がな
される＄Ｉ造の半導体装置に於て、該メタライズ層よシ
なる島状領域上の半導体チップろう付は領域と、ワイヤ
ボンディング領域との間に、該めっき層が配設されない
ろう材の流れ阻止領域を設けてなることを特徴とする。
っき層を上面に有するメタライズ層よりなる島状領域を
有し、該メタライズ層よシなる島状領域上に半導体チッ
プがろう付けされ、且つメタライズ層よシなる島状領域
上にワイヤボンディング法によるコネクタ線の接続がな
される＄Ｉ造の半導体装置に於て、該メタライズ層よシ
なる島状領域上の半導体チップろう付は領域と、ワイヤ
ボンディング領域との間に、該めっき層が配設されない
ろう材の流れ阻止領域を設けてなることを特徴とする。
（ｅ） 発明の実施例
以下、本発明を実施例について図を用いて説明する。
第３図は高周波高出力トランジスタに於ける本発明の一
実施例を示す斜視模式図、第４図は同実施例の要部を示
す模式上面図で、第５図は高周波小信号トランジスタに
於ける一実施例を示す要部上面図である。
実施例を示す斜視模式図、第４図は同実施例の要部を示
す模式上面図で、第５図は高周波小信号トランジスタに
於ける一実施例を示す要部上面図である。
通常高周波高出力トランジスタに用いるステムは第１図
にも示されたように、熱伝導性の良いベリリヤ等のセラ
ミック上に例えば２０〔μｍ〕程度の厚さのモリブデン
（Ｍｏ）成るいはタングステン（Ｗ）等を所定のパター
ンにメタライズし、その表面にろう付は性及びワイヤボ
ンディング性のすぐれた金（Ａｕ３めっき成るいは銀（
Ａｇ）めっきを施した構造になっている。めっき層の厚
さは１〔μｍ〕程度でその下部にニッケル等の下地めっ
き層が設けられることもある。
にも示されたように、熱伝導性の良いベリリヤ等のセラ
ミック上に例えば２０〔μｍ〕程度の厚さのモリブデン
（Ｍｏ）成るいはタングステン（Ｗ）等を所定のパター
ンにメタライズし、その表面にろう付は性及びワイヤボ
ンディング性のすぐれた金（Ａｕ３めっき成るいは銀（
Ａｇ）めっきを施した構造になっている。めっき層の厚
さは１〔μｍ〕程度でその下部にニッケル等の下地めっ
き層が設けられることもある。
そして該めっき層を有するコレクタアイランド上へトラ
ンジスタチップをボンディングする際には、通常金・シ
リコン（ＡｕＳｉ３成るいは金・錫（ＡｕＳｎ）等のろ
う材が使われるが、これらはＡｕめっき成るいはＭめっ
き面に対していわゆる濡れ性が良く、そのためチップの
ろう付けに際してこれらろう材が上記めっき面に急速に
流れ拡がってしまう。そして、そのろう材はコレクタア
イランドのコレクタ細線をボンディングする位置まで大
きく拡がってＡｕめやき固成るいはＡｇめっき面を覆っ
てし寸うために完全なワイヤボンディングができなくな
るわけである。そこで、この問題を改善するために本発
明ではトランジスタステムに於けるコレクタアイランド
上のチップろう付は領域とコレクタ細線ボンディング領
域との間に例えば幅が２００〔μｍ〕程度の帯状にＡｕ
めっき成るいばＡｇめっきを施さないろう材の流れ阻止
領域を設けた。なお本発明の方法に於てけ、上記めっき
を施さない領域（ろう材の流れ阻止領域）にメタライズ
層は存在せしめ、これによってコレクタアイランド全域
の導通が図られ、且つめっきのない領域の幅も２００Ｃ
μｍ〕程度と椿めて狭いので、その部分の電気的抵抗も
問題にならない。
ンジスタチップをボンディングする際には、通常金・シ
リコン（ＡｕＳｉ３成るいは金・錫（ＡｕＳｎ）等のろ
う材が使われるが、これらはＡｕめっき成るいはＭめっ
き面に対していわゆる濡れ性が良く、そのためチップの
ろう付けに際してこれらろう材が上記めっき面に急速に
流れ拡がってしまう。そして、そのろう材はコレクタア
イランドのコレクタ細線をボンディングする位置まで大
きく拡がってＡｕめやき固成るいはＡｇめっき面を覆っ
てし寸うために完全なワイヤボンディングができなくな
るわけである。そこで、この問題を改善するために本発
明ではトランジスタステムに於けるコレクタアイランド
上のチップろう付は領域とコレクタ細線ボンディング領
域との間に例えば幅が２００〔μｍ〕程度の帯状にＡｕ
めっき成るいばＡｇめっきを施さないろう材の流れ阻止
領域を設けた。なお本発明の方法に於てけ、上記めっき
を施さない領域（ろう材の流れ阻止領域）にメタライズ
層は存在せしめ、これによってコレクタアイランド全域
の導通が図られ、且つめっきのない領域の幅も２００Ｃ
μｍ〕程度と椿めて狭いので、その部分の電気的抵抗も
問題にならない。
第３図は上記ステムを用いて形成した高周波高出力トラ
ンジスタの組立完了（キャップ付は前）状態の斜視模式
図で、図中１はＡｕ成るいはＡｇのめっきが施されてい
る共通接地端子、２はＡｕ成るいはＭよシなる接地用細
線（２０〜３０μＩＩＩ〆程度）３はトランジスタチッ
プ、４はＡｕ成るいはＡｇのめっきが施されているコレ
クタアイランド、５はＡｕ成るいはＭよシなるコレクタ
用細線（２０〜３０μｍＳ程度）、６は同じくペース用
細線、７゜８はコパール等よシなシ表面にＡｕ成るいは
Ａｇのめっきが施されている外部リード、９はアルミナ
セラミック等よりなる絶縁体枠、１０は表面がメタライ
ズされたベリリアベース、１１は銅等よυなる放熱フラ
ンジ、１２はろう材の流れ、２１はＡｕ成るいはＡｇの
めっき層が配設されないろう材の流れ阻止領域を示して
いる。又第４図は上記高周波高出力トランジスタに於け
る要部を拡大して示したもので、各部は第３図と同じ記
号で表わしである。
ンジスタの組立完了（キャップ付は前）状態の斜視模式
図で、図中１はＡｕ成るいはＡｇのめっきが施されてい
る共通接地端子、２はＡｕ成るいはＭよシなる接地用細
線（２０〜３０μＩＩＩ〆程度）３はトランジスタチッ
プ、４はＡｕ成るいはＡｇのめっきが施されているコレ
クタアイランド、５はＡｕ成るいはＭよシなるコレクタ
用細線（２０〜３０μｍＳ程度）、６は同じくペース用
細線、７゜８はコパール等よシなシ表面にＡｕ成るいは
Ａｇのめっきが施されている外部リード、９はアルミナ
セラミック等よりなる絶縁体枠、１０は表面がメタライ
ズされたベリリアベース、１１は銅等よυなる放熱フラ
ンジ、１２はろう材の流れ、２１はＡｕ成るいはＡｇの
めっき層が配設されないろう材の流れ阻止領域を示して
いる。又第４図は上記高周波高出力トランジスタに於け
る要部を拡大して示したもので、各部は第３図と同じ記
号で表わしである。
上記本発明に係る高周波高出力トランジスタに於ては、
トランジスタチップをコレクタアイランド４上にろう付
けした際にコレクタアイランド４上に生ずるろう材の流
れは、前記Ａｕ成るいはＡｇ等のろう付は性のすぐれた
めっき層が配設されないろう材の流れ阻止領域２１で完
全にくい止められ、該コレクタアイランド４に於けるコ
レクタ用細線５を熱圧着、超音波、成るいは両者を併用
する方法によりボンディングする領域面は清浄に保たれ
る。従って該コレクタ用細線５のボンディングは確実に
行われる。なお上記ろう材の流れ阻止領域２１は高周波
特性の面から可能な限、９）ランジスタチップに接近せ
しめた方が良い。
トランジスタチップをコレクタアイランド４上にろう付
けした際にコレクタアイランド４上に生ずるろう材の流
れは、前記Ａｕ成るいはＡｇ等のろう付は性のすぐれた
めっき層が配設されないろう材の流れ阻止領域２１で完
全にくい止められ、該コレクタアイランド４に於けるコ
レクタ用細線５を熱圧着、超音波、成るいは両者を併用
する方法によりボンディングする領域面は清浄に保たれ
る。従って該コレクタ用細線５のボンディングは確実に
行われる。なお上記ろう材の流れ阻止領域２１は高周波
特性の面から可能な限、９）ランジスタチップに接近せ
しめた方が良い。
なお上記実施例に用いたステムを形成する際には、通常
の方法に従ってＭｏ伐るいはＷ等のメタライズ層を有す
るステムの組立が完了し、該ステムのメタライズ層表出
面にＡｕ成るいはＡｇのめっきを施す際に、コレクタア
イランド上のろう材の流れ阻止領域を形成しようとする
部分に、ワックス成るいはレジスト等によるマスクパタ
ーンを形成しておき、前記めっきを行った後膣マスクパ
ターンを除去すれば良い。
の方法に従ってＭｏ伐るいはＷ等のメタライズ層を有す
るステムの組立が完了し、該ステムのメタライズ層表出
面にＡｕ成るいはＡｇのめっきを施す際に、コレクタア
イランド上のろう材の流れ阻止領域を形成しようとする
部分に、ワックス成るいはレジスト等によるマスクパタ
ーンを形成しておき、前記めっきを行った後膣マスクパ
ターンを除去すれば良い。
第５図は本発明を砒化ガリウム電界効果トランジスタ（
ＧａＡｓＦＥＴ）よシなる高周波小信号トランジスタを
用いた発振器（モジュール構造）に適用した一実施例を
示したもので、図中２２は絶縁基板、２３は前記島状領
域に対応しメタライズ層上にＡｕ成るいはＡｇめっきが
施されたソース用ストリップライン、２４は上記同様Ａ
ｕ成るいはＡｇめっきが施されたドレイン用ストリップ
ライン、２５は同ゲート用ストリップライン、２６はト
ランジスタチップ、２７けろう材の流れ、２８ａ＋２８
ｂはＡｕ成るいばＡｇめっきが存在しないろう材の流れ
阻止領域、２９．３０．３１はＡｕ成るいはＭ等のボン
ディングワイヤを示す。
ＧａＡｓＦＥＴ）よシなる高周波小信号トランジスタを
用いた発振器（モジュール構造）に適用した一実施例を
示したもので、図中２２は絶縁基板、２３は前記島状領
域に対応しメタライズ層上にＡｕ成るいはＡｇめっきが
施されたソース用ストリップライン、２４は上記同様Ａ
ｕ成るいはＡｇめっきが施されたドレイン用ストリップ
ライン、２５は同ゲート用ストリップライン、２６はト
ランジスタチップ、２７けろう材の流れ、２８ａ＋２８
ｂはＡｕ成るいばＡｇめっきが存在しないろう材の流れ
阻止領域、２９．３０．３１はＡｕ成るいはＭ等のボン
ディングワイヤを示す。
このような高周波発振器に於てはソースを完全に、且つ
一定のインダクタンスで接地しないと、発振しなかった
シ、発振周波数が変動するという障害を生ずる。従来の
構造に於ては、ソース用ストリップライン２３にろう材
の流れを阻止する対策が何も施されていなかったために
、トランジスタチップ２６のろう付けに際してろう材が
広くストリップライン２３上に流れ出し、ソース領域か
ら引出されたボンディングワイヤ２９をストリップライ
ン２３に於けるチップ近傍の一定位置に完全にボンディ
ングすることが困難になシ、そのために該高周波発振器
が発振しなかったり、発振周波数がばらつくという問題
を生じていた。
一定のインダクタンスで接地しないと、発振しなかった
シ、発振周波数が変動するという障害を生ずる。従来の
構造に於ては、ソース用ストリップライン２３にろう材
の流れを阻止する対策が何も施されていなかったために
、トランジスタチップ２６のろう付けに際してろう材が
広くストリップライン２３上に流れ出し、ソース領域か
ら引出されたボンディングワイヤ２９をストリップライ
ン２３に於けるチップ近傍の一定位置に完全にボンディ
ングすることが困難になシ、そのために該高周波発振器
が発振しなかったり、発振周波数がばらつくという問題
を生じていた。
しかし、本発明に係る構造に於ては図に示すように、該
ソース用ストリップライン２３に於けるチップろう付は
領域の近傍にチップ取付は位置から所定の距離をへだて
て前記実施例同様Ａｕ成るいはＡｇめっきの施されない
所定の幅のろう材の流れ阻止領域２８を設けたことにょ
シ、チップ付けに際してのろう材の流れ２７は該ろう材
の流れ阻止領域２８によってくい止められるので、該ソ
ース領域から引出されたボンディングワイヤ２９はトラ
ンジスタチップに近接した一定の位置に於て確実にソー
ス用ストリップライン上にボンディングできる。従って
該高周波発振器の発振周波数は一定し、且つその信頼性
は向上する。
ソース用ストリップライン２３に於けるチップろう付は
領域の近傍にチップ取付は位置から所定の距離をへだて
て前記実施例同様Ａｕ成るいはＡｇめっきの施されない
所定の幅のろう材の流れ阻止領域２８を設けたことにょ
シ、チップ付けに際してのろう材の流れ２７は該ろう材
の流れ阻止領域２８によってくい止められるので、該ソ
ース領域から引出されたボンディングワイヤ２９はトラ
ンジスタチップに近接した一定の位置に於て確実にソー
ス用ストリップライン上にボンディングできる。従って
該高周波発振器の発振周波数は一定し、且つその信頼性
は向上する。
なお本発明はセラミック上のメタライズアイランド上に
限らず、金属板上にも適用できることは勿論でちる。
限らず、金属板上にも適用できることは勿論でちる。
（ｆ） 発明の詳細
な説明したように本発明に係る高周波トランジスタに於
ては、トランジスタチップがろう付けされる島状領域に
於けるトランジスタチップに接近した一定の位置に金属
細線を確実にボンディングすることが可能である。
ては、トランジスタチップがろう付けされる島状領域に
於けるトランジスタチップに接近した一定の位置に金属
細線を確実にボンディングすることが可能である。
従って本発明によれば特に高周波高出力トランジスタ及
び高周波トランジスタモジー−ル等の高周波特性の向上
が図れる。
び高周波トランジスタモジー−ル等の高周波特性の向上
が図れる。
第１図は従来の高周波高出力トランジスタの斜視模式図
、第２図は同ステムを構成するベリリアベースの斜視模
式図、第３図は高周波高出力トランジスタに於ける本発
明の一実施例を示す斜視模式図、第４図は同実施例の要
部を示す模式上面図で、第５図は高周波小信号トランジ
スタに於けるはトランジスタチップ、４はコレクタアイ
ランド、５はコレクタ用細線、６は接地用細線、９は絶
縁体枠、１０はベリリアベース、１１は放熱フランジ、
１２はろう材の流れ、２１は合成るいは銀めっきが施さ
れていないろう材の流れ阻止領域を示す。 １１− １２− 寮、５［ −２０１−
、第２図は同ステムを構成するベリリアベースの斜視模
式図、第３図は高周波高出力トランジスタに於ける本発
明の一実施例を示す斜視模式図、第４図は同実施例の要
部を示す模式上面図で、第５図は高周波小信号トランジ
スタに於けるはトランジスタチップ、４はコレクタアイ
ランド、５はコレクタ用細線、６は接地用細線、９は絶
縁体枠、１０はベリリアベース、１１は放熱フランジ、
１２はろう材の流れ、２１は合成るいは銀めっきが施さ
れていないろう材の流れ阻止領域を示す。 １１− １２− 寮、５［ −２０１−
Claims (1)
- 絶縁物基体上にろう付は性のすぐれためっき層を上面に
有するメタライズ層よりなる島状領域を有し、該メタラ
イズ層よシなる島状領域上に半導体チップがろう付けさ
れ、且つ該メタライズ層よシなる島状領域上にワイヤボ
ンディング法によるコネクタ線の接続がなされる構造で
あって、該メタライズ層よりなる島状領域上の半導体チ
ップろう付は領域とワイヤボンディング領域との間に、
該めっき層が配設されないろう材の流れ阻止領域を設け
てなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157387A JPS6049639A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157387A JPS6049639A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049639A true JPS6049639A (ja) | 1985-03-18 |
Family
ID=15648524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157387A Pending JPS6049639A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049639A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109332A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 混成集積回路 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
-
1983
- 1983-08-29 JP JP58157387A patent/JPS6049639A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109332A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 混成集積回路 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745213B2 (ja) | 半導体装置及びその製造方法 | |
| US7508054B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US20070090514A1 (en) | Semiconductor structure and method of manufacture | |
| JPH09260550A (ja) | 半導体装置 | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| JP4412072B2 (ja) | 電子部品の実装方法，半導体モジュール及び半導体装置 | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| US20250070016A1 (en) | Configurable metal - insulator - metal capacitor and devices and processes implementing the same | |
| JPH08115928A (ja) | 半導体装置およびその製造方法 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JP2646989B2 (ja) | チップキャリア | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| US12402240B2 (en) | Silicon carbide thermal bridge integrated on a low thermal conductivity substrate and processes implementing the same | |
| JP3321006B2 (ja) | 半導体装置 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP2773685B2 (ja) | 半導体装置 | |
| JP2725317B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JP2024547004A (ja) | ＳｉＣ基板を有するＩＰＤ構成要素、及びこれを実施するデバイス及びプロセス | |
| JP2789484B2 (ja) | 半導体装置 | |
| JPH0870069A (ja) | 半導体装置 | |
| JP3034376B2 (ja) | 半導体集積回路装置 | |
| JPS643060B2 (ja) | ||
| JP3568534B2 (ja) | 半導体装置及びその製造方法 |