JPS6049672A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS6049672A JPS6049672A JP58157335A JP15733583A JPS6049672A JP S6049672 A JPS6049672 A JP S6049672A JP 58157335 A JP58157335 A JP 58157335A JP 15733583 A JP15733583 A JP 15733583A JP S6049672 A JPS6049672 A JP S6049672A
- Authority
- JP
- Japan
- Prior art keywords
- density
- insulating film
- region
- active region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置にかがり、とくに回路素子
間の絶縁分離に関するものである。
間の絶縁分離に関するものである。
従来の千尋体集積回路、特に絶縁ゲート型集積回路に於
て半導体基板の活性領域に形成された回路素子間を絶縁
分離するためにフィールド領域が設けられる。集積回路
の高密度化のためにはフィールド領域の微細化も重要な
昧題であり、今までに種々の絶縁分離法が検討・考案さ
れている。例えば従来のフィールド酸化膜の局部酸化で
発生するバーズビークを無くするために、半導体基板の
フィールド領域に溝を形成し、その溝の部分に絶縁物を
埋め込む等の方法が種々検討されている。
て半導体基板の活性領域に形成された回路素子間を絶縁
分離するためにフィールド領域が設けられる。集積回路
の高密度化のためにはフィールド領域の微細化も重要な
昧題であり、今までに種々の絶縁分離法が検討・考案さ
れている。例えば従来のフィールド酸化膜の局部酸化で
発生するバーズビークを無くするために、半導体基板の
フィールド領域に溝を形成し、その溝の部分に絶縁物を
埋め込む等の方法が種々検討されている。
しかしながら現在まで検討されている方法は半導体基板
に溝を形成する工程が必要であったり製造工程が極めて
複雑であり、量産性の観点からみれば問題がある。
に溝を形成する工程が必要であったり製造工程が極めて
複雑であり、量産性の観点からみれば問題がある。
不発明の目的は集積回路装置の高密度化のために、量産
に適したフィールド領域と活性領域の構造全提供する事
にある。
に適したフィールド領域と活性領域の構造全提供する事
にある。
本発明の半導体集積回路装置は、−導電型の不純物を所
定の密度で含有する半導体基板の一生表面上のフィール
ド領域に形成されたフィールド絶縁膜と、活性領域に形
成された複数個の回路素子間を接続するために前記フィ
ールド絶縁膜上に伸びて形成された導電層と全有する半
導体集積回路装置に於て、活性領域の前記−導電型の不
純物実効密度が基板表面から所定の深さに亘って前記所
定の密度よりも小さく、かつ該不純物小密度領域は前記
フィールド絶縁膜と自己整合で形成されている事を特徴
とする。
定の密度で含有する半導体基板の一生表面上のフィール
ド領域に形成されたフィールド絶縁膜と、活性領域に形
成された複数個の回路素子間を接続するために前記フィ
ールド絶縁膜上に伸びて形成された導電層と全有する半
導体集積回路装置に於て、活性領域の前記−導電型の不
純物実効密度が基板表面から所定の深さに亘って前記所
定の密度よりも小さく、かつ該不純物小密度領域は前記
フィールド絶縁膜と自己整合で形成されている事を特徴
とする。
つぎに本発明について図面音用いて説明する。
本発明ｌｌ／）実旋例ｉＮチャネル型ＭＯ８集積回路装
置で説明する。第１図に示すようにボロンを１×１０１
６０ｍ−３含有するシリコン基板１のフィールド領域上
に厚い二酸化シリコン膜３が被着形成されている。この
二酸化シリコン膜３は従来通常やられている局部酸化法
で形成されたものではないために、バーズビークが発生
していない。また活性領域２０基板中にはＮ型不純物が
小密度でドープされてお５、ＭＯＳ）ランジスタ形成の
ために程良いＰ型の実効密度となるようもともとのＰ型
不純物密度全打消している。もともとのＰ型不純物密度
は寄生ＭＯＳトランジスタの閾値電圧を考慮して決めら
れており、従ってフィールド領域の基板中にｌ′ｉ、特
にはＰ型の不純物はドープされていない、また上記Ｎ型
不純物は活性領域からはみ出さないようフィールド絶縁
膜３と自己整合でドープされておす、横方向にも拡散し
ないよう考慮がなされている。このように本発明に於て
はフィールド領域の巾Ｗはフィールド絶縁膜３のパター
ニング精度で決定される。
置で説明する。第１図に示すようにボロンを１×１０１
６０ｍ−３含有するシリコン基板１のフィールド領域上
に厚い二酸化シリコン膜３が被着形成されている。この
二酸化シリコン膜３は従来通常やられている局部酸化法
で形成されたものではないために、バーズビークが発生
していない。また活性領域２０基板中にはＮ型不純物が
小密度でドープされてお５、ＭＯＳ）ランジスタ形成の
ために程良いＰ型の実効密度となるようもともとのＰ型
不純物密度全打消している。もともとのＰ型不純物密度
は寄生ＭＯＳトランジスタの閾値電圧を考慮して決めら
れており、従ってフィールド領域の基板中にｌ′ｉ、特
にはＰ型の不純物はドープされていない、また上記Ｎ型
不純物は活性領域からはみ出さないようフィールド絶縁
膜３と自己整合でドープされておす、横方向にも拡散し
ないよう考慮がなされている。このように本発明に於て
はフィールド領域の巾Ｗはフィールド絶縁膜３のパター
ニング精度で決定される。
つぎに本発明の製造工程を図面を用いて説明する。ボロ
ン原子ｋｌＸ１０１６／ｃｍ３ の密度で含有するシリ
コン基板１會熱酸化する事にょ夛膜厚０．５μｍの二酸
化シリコン３を形成する。その後７オトエ、チング法に
よシ将来活性領域となるべき部分の二酸化シリコン全除
去する。ここで残された二酸化シリコン３は将来フィー
ルド絶縁膜となる。
ン原子ｋｌＸ１０１６／ｃｍ３ の密度で含有するシリ
コン基板１會熱酸化する事にょ夛膜厚０．５μｍの二酸
化シリコン３を形成する。その後７オトエ、チング法に
よシ将来活性領域となるべき部分の二酸化シリコン全除
去する。ここで残された二酸化シリコン３は将来フィー
ルド絶縁膜となる。
高密度化のためにフィールド絶縁膜の巾は出来るだけ小
さい方が望ましい、従って二酸化シリコンのエツチング
工程は異方性ドライエッチ巾を使用する事によジサイド
エッチを無くして寸法精度を上げる等の配慮がとられる
。
さい方が望ましい、従って二酸化シリコンのエツチング
工程は異方性ドライエッチ巾を使用する事によジサイド
エッチを無くして寸法精度を上げる等の配慮がとられる
。
この後、活性領域に将来ＭＯ８）ランジスタを形成する
のに程良い不純物密度となるよう、リン全イオン注入法
によシ導入する・この時リンのプロファイルが基板中で
均一となる様工夫を要する。
のに程良い不純物密度となるよう、リン全イオン注入法
によシ導入する・この時リンのプロファイルが基板中で
均一となる様工夫を要する。
注入エネルギーを一定ステップ毎に変えてそれぞれのエ
ネルギーで同量打込めば均一のプロファイルが得られる
拳 このようにして基板固有のＰ型不純物密度１×１０ ／
ｃｍｉ、はぼ均一に ９Ｘ１０１５／ｃｍ３の密度とな
るよう注入されたリンにょフドーピング補償することに
よシ、実効不純物密度ｌＸｌ０１５／Ｃｍ３ のＰ型活
性領域２を得る事が出来る。この時第２図に示すように
二酸化シリコン３のフォトエツチング工程で用いたフォ
トレジスト４を残した−１までイオン注入のマスクとし
て用いると高エネルギー注入のマスクとして最適である
。例えばリン注入の最高注入エネルギー’に６００Ｋｅ
Ｖとすれば活性領域の深さは０７μ程度となる・更に深
い活性領域を必要とする時には、必要に ５一 応じて注入エネルギーを高くすれば良い。注入時には基
板シリコン原子の散乱にょ勺リンは横方向にも入るが、
６００ＫｅＶの場合その人り込みは実質的には０．１μ
程度である。イオン注入した後は熱拡散によシリンが横
方向に拡散するのを防止するために活性化のための熱処
理のみにとどめる。
ネルギーで同量打込めば均一のプロファイルが得られる
拳 このようにして基板固有のＰ型不純物密度１×１０ ／
ｃｍｉ、はぼ均一に ９Ｘ１０１５／ｃｍ３の密度とな
るよう注入されたリンにょフドーピング補償することに
よシ、実効不純物密度ｌＸｌ０１５／Ｃｍ３ のＰ型活
性領域２を得る事が出来る。この時第２図に示すように
二酸化シリコン３のフォトエツチング工程で用いたフォ
トレジスト４を残した−１までイオン注入のマスクとし
て用いると高エネルギー注入のマスクとして最適である
。例えばリン注入の最高注入エネルギー’に６００Ｋｅ
Ｖとすれば活性領域の深さは０７μ程度となる・更に深
い活性領域を必要とする時には、必要に ５一 応じて注入エネルギーを高くすれば良い。注入時には基
板シリコン原子の散乱にょ勺リンは横方向にも入るが、
６００ＫｅＶの場合その人り込みは実質的には０．１μ
程度である。イオン注入した後は熱拡散によシリンが横
方向に拡散するのを防止するために活性化のための熱処
理のみにとどめる。
このようにしてフィールド絶縁膜の巾を例えば１μｍと
すればフィールド領域の巾Ｗはリンの入力込みを考慮に
入れて０．８μ程度となる。
すればフィールド領域の巾Ｗはリンの入力込みを考慮に
入れて０．８μ程度となる。
この後の製造工程は通常の順序と同じである。
ゲート絶縁膜５を形成し更に多結晶シリコンのゲート電
極６全形成する。このゲート電極６をマスクとしてンー
ス、ドレイン領域７形成のためのヒ素イオン注入を行う
（第３図）、更に層間絶縁膜８′ｆ：被着形成し、電極
開孔を開孔した後金属配線層９を設ける。この製造工程
を通して活性領域の横方向の拡がりを防ぐために、熱処
理工程は可能なかぎり低温、短時間とする。トランジス
タの閾値電圧調整のための不純物ドープは必要に応じて
ゲート電極６形成の前に行う。
極６全形成する。このゲート電極６をマスクとしてンー
ス、ドレイン領域７形成のためのヒ素イオン注入を行う
（第３図）、更に層間絶縁膜８′ｆ：被着形成し、電極
開孔を開孔した後金属配線層９を設ける。この製造工程
を通して活性領域の横方向の拡がりを防ぐために、熱処
理工程は可能なかぎり低温、短時間とする。トランジス
タの閾値電圧調整のための不純物ドープは必要に応じて
ゲート電極６形成の前に行う。
６−
本発明に於ては前述したように基板１と同導伝型の活性
領域２の実効不純物密度は基板１のもともと有していた
固有の不純物密度よりも小さい。
領域２の実効不純物密度は基板１のもともと有していた
固有の不純物密度よりも小さい。
また活性領域２中への反対導伝型不純物の注入は厚いフ
ィールド絶縁膜３が形成された後に行われるために、フ
ィールド絶縁膜形成時のような高温。
ィールド絶縁膜３が形成された後に行われるために、フ
ィールド絶縁膜形成時のような高温。
長時間の熱処理工程は無く、従って活性領域である不純
物小密度領域２のフィールド絶縁膜３の端からの拡が９
は実質的には無視できる程小さく両者は自己整合して形
成されている。不発明では従来のようなチャンネルスト
ッパ用不純物の活性領域へのしみ出し拡散や、バーズビ
ークによる活性領域の実効面積の縮小化等の欠点は無く
、高密度集積回路の実現に極めて有効である。また製造
工程が簡単となり量産に適している。
物小密度領域２のフィールド絶縁膜３の端からの拡が９
は実質的には無視できる程小さく両者は自己整合して形
成されている。不発明では従来のようなチャンネルスト
ッパ用不純物の活性領域へのしみ出し拡散や、バーズビ
ークによる活性領域の実効面積の縮小化等の欠点は無く
、高密度集積回路の実現に極めて有効である。また製造
工程が簡単となり量産に適している。
なお、Ｎチャネル型金例に説明したが、Ｐチャネル型お
よび０ＭＯ８型の集積回路装置に関しても適用可能であ
る事は言うまでもない。
よび０ＭＯ８型の集積回路装置に関しても適用可能であ
る事は言うまでもない。
第１図は本発明の詳細な説明するための断面図、第２図
、第３図は各々その製造方法を説明するための工程順断
面図である。 図中、１・・・・・・シリコン基板、２・・・・・・活
性領域、３・・・・・・フィールド絶縁膜、４・・・・
・・フォトレジスト、５・・・・・・ゲート絶縁膜、６
・・・・・・ゲート電極、７・・・・・・ソース、ドレ
イン領域、８・・・・・・層間絶縁膜、９・・・・・・
金属配線層、である・ 第１図 第３図
、第３図は各々その製造方法を説明するための工程順断
面図である。 図中、１・・・・・・シリコン基板、２・・・・・・活
性領域、３・・・・・・フィールド絶縁膜、４・・・・
・・フォトレジスト、５・・・・・・ゲート絶縁膜、６
・・・・・・ゲート電極、７・・・・・・ソース、ドレ
イン領域、８・・・・・・層間絶縁膜、９・・・・・・
金属配線層、である・ 第１図 第３図
Claims (1)
- 一纏伝型半導体基板の一生表面上のフィールド領域に形
成されたフィールド絶縁膜と、活性領域と、該フィルド
絶縁膜上に伸びて形成された導電層とを有する半導体集
積しＩｗ！装置に於て、前記活性領域の一導伝型不純物
の実効密度が前記半導体基板表面から所定の深さに亘っ
て他の前記半導体基板の部分の不純物密度よりも小さく
、かつ該不純物の実効密度が小さい領域は前記フィール
ド絶縁膜と自己整合的に形成されている事を特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157335A JPS6049672A (ja) | 1983-08-29 | 1983-08-29 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157335A JPS6049672A (ja) | 1983-08-29 | 1983-08-29 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6049672A true JPS6049672A (ja) | 1985-03-18 |
| JPH055183B2 JPH055183B2 (ja) | 1993-01-21 |
Family
ID=15647440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157335A Granted JPS6049672A (ja) | 1983-08-29 | 1983-08-29 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236879A (ja) * | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | 磁気ディスク装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5055274A (ja) * | 1973-09-12 | 1975-05-15 |
-
1983
- 1983-08-29 JP JP58157335A patent/JPS6049672A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5055274A (ja) * | 1973-09-12 | 1975-05-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236879A (ja) * | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | 磁気ディスク装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH055183B2 (ja) | 1993-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523213A (en) | MOS Semiconductor device and method of manufacturing the same | |
| US4455740A (en) | Method of manufacturing a self-aligned U-MOS semiconductor device | |
| US4637124A (en) | Process for fabricating semiconductor integrated circuit device | |
| KR900008207B1 (ko) | 반도체기억장치 | |
| JP2513402B2 (ja) | 半導体装置の構造及び製造方法 | |
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| US4488348A (en) | Method for making a self-aligned vertically stacked gate MOS device | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| JPH0457337A (ja) | 半導体装置およびその製造方法 | |
| JPH11284178A (ja) | 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置 | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| JPS6049672A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6160589B2 (ja) | ||
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| JPH0423329A (ja) | 半導体装置の製造方法 | |
| JP3038857B2 (ja) | 半導体装置の製造方法 | |
| JP2845934B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JP2000357792A (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPH053135B2 (ja) | ||
| JPS60226168A (ja) | 相補型ｍｏｓ半導体装置 |