JPS6049939B2 - マイクロプロセッサを応用した演算装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、マイクロプロセッサの周辺にさらにロジッ
ク回路を追加して元のマイクロプロセッサとは全く別の
処理装置とするようにしたマイクロプロセッサを応用し
た演算装置に関する。

ここで述べるマイクロプロセッサは次のような機能を有
するものとする。（ａ）ＬＩＦＯ（ラスイ、イン・ファ
ースト・アウトスタック）を使うサブルーチン機能を有
し、スタックの退避エリアとしてＲＡＭ（ランダム・ア
クセス・メモリ）を使用する。

（ｂ）ＳＰ（スタック・ポインタ）の設定値付任意に選
定できる。

ところで、従来より、メーカオリエンテツドと云つてよ
いマイクロプロセッサを使用して、ユーザオリエンテツ
ドな専用プロセッサが作られてきた。

その構成を第１図に示す。この第１図において、１はマ
イクロプロセッサ、２はＲＯＭ（り−ド・オンリ・メモ
リ）、３はＲＡＭ）４はタイミングコントロール信号発
生部であり、制御信号は各部へ転送されかつ外部からく
るようになつている。また、５はマイクロプロセッサ１
からのアドレスバスである。

６はマイクロプロセッサ１のデータバス、７はマイクロ
プロセッサ１の制御信号バス、８は外部とマイクロプロ
セッサ１のインタフェース部、９は専用プロセッサのア
ドレスバス、１０は専用プロセッサのデータバス、１１
は専用プロセッサの制御信号バス、１２は専用プロセッ
サである。

この専用プロセッサ１２は上記の符号１から８を示す部
分で構成されている。

すなわち、マイクロプロセッサ１、ＲＯＭ２、ＲＡＭ３
、タイミングコントー口発生部４、アドレスバス５、デ
ータバス６、制御信号バス７、インターフェース部８と
により構成されているものである。また、１３はこの専
用プロセッサ１２の主記憶装置である。

なお、以後の説明において、混同を避けるために、マイ
クロプロセッサ１の命令を「マイクロ命令」と称し、専
用プロセッサ１２の命令をにマイクロ命令」と云うこと
にする。すな・わち、「マイクロ」と「マクロ」と云う
言葉でマイクロプロセッサ１と専用プロセッサ１２に関
するものであるかの区別をつけることにする。また、専
用プロセッサ１２のことを単にＣＰＵと略称することに
する。次に、このＣＰＵｌ２がマイクロプログラムを処
理する手順について述べると、次に項目的に列挙するこ
とくである。

（１）マクロ命令を取り込む。

（Ｉｉ）マクロ命令を解読する。

（Ｉｉｉ）マクロ命令を実行する。

（１）マクロＰＣ（プログラムカウンタ）を更新して、
上記の（１）〜（Ｉｉｉ）項の手順を繰り返す。

ＣＰＵｌ２の中のマイクロプロセッサ１が以上の処理を
実行するわけであるが、従来は次のように行われてきた
。（１）マクロアドレスを設定する。

（Ｉｉ）マクロメモリアクセス信号を出す。

（Ｉｉｉ）マクロ命令をレジスタ内に取り込む。（Ｉｖ
）マクロ命令を解釈し、マクロ命令を実行するマイクロ
プログラムへ分岐する。（ｖ）各マクロ命令の処理を行
う。

以上の処理を繰り返してマクロ命令を１つずつ実行して
行くが、マクロＰＣの更新（カウントアップ）はマクロ
命令をレジスタ内に取り込み、そのマクロ命令の処理終
了時になされるわけで、結局（１）〜（Ｖ）の処理が常
に１マクロ命令ごと実施される。

そして、ＣＰＵｌ２に採用しているマイクロプロセッサ
１の種類によつては、かなりの時間が必要となり、プラ
ント制御などに適用しにくい問題が生じている。この原
因はマイクロプロセッサ１が保持している専用命令と使
用者側がプラント側から要求される命令（これをここで
はマクロ命令と呼ぶことにする）に大きなへだだりがあ
り、それを吸収するため、つまり、マクロ命令を数個の
マイクロ命令で処理するいわゆるマイクロプログラム制
御にゆだねられねばならないところにある。

したがつて、上記（１）〜（ｖ）項の処理を全てシリー
．ズマイクロステツプ的に処理する普通の方式では、非
常に時間を要する欠点があつた。

この発明は、上記従来の欠点を除去するためになされた
もので、マイクロプロセッサのスタックポインタをＣＰ
Ｕのプログラムカウンタとして、−しかも、マイクロプ
ロセッサの専用命令ＲＥＴ（サブルーチン◆リターン命
令）の機能、つまり、マイクロプロセッサの外部の制御
パルスおよびスタックポインタへの操作を利用してマク
ロ命令の処理速度を速めることのできるマイクロプロセ
ッサを応用した演算装置を提供することを目的とする。

以下、この発明のマイクロプロセッサを応用した演算装
置の実施例について図面に基づき説明する。具体的な実
施例の説明に先立ち、まず、次に述べるような仮定をす
る。マイクロプロセッサのＲＥＴ命令（サブルーチンの
リターン命令）は仮りに次のような機能をもつものとす
る。また、マノイクロプロセツサのアドレスは１６ビッ
ト、データは８ビットとする。ただし、マイクロプロセ
ッサの（ＰＣ）しはＰＣの下位バイトの内容（１６ビッ
ト）、（（ＳＰ））はＳＰの内容をアドレスとしたメモ
リの内容（８ビット）、また、矢印は転送の意味を示す
ものであ”る。

そして、ステップ１とステップ３のときにメモリアクセ
ス信号が出るようになつている。第２図はこの発明のマ
イクロプロセッサを応用した演算装置の一実施例を示す
ブロック図であり、この第２図に示す実施例の楊合はマ
クロＰＣをマイクロプロセッサのＳＰにしてＲＥＴ命令
を実行したときのデータの流れを説明するために示した
ものである。この第２図において、２１はマイクロプロ
セッサ、２２はマイクロプロセッサ２１のデータバス（
８ビット）、２３，２４はそれぞれアンドゲート（８ビ
ット）、２５は一時記憶ラッチ回路、２６はデータ変換
用ロジック回路、２７はＣＰＵのデータバス、２８はＣ
ＰＵの主記憶装置であり、一点鎖線内がＣＰＵの内部に
あたり、一点鎖線外がＣＰＵの外部にあたる。次に、Ｒ
ＥＴ命令実行時の動作を述べる。

ステップ１のときに第２図の主記憶装置２８に対するア
クセスストローブ信号を出し、アンドゲート２３のゲー
トを開けておくと、ＣＰＵのメモリに記憶されていたマ
クロ命令コードの変換された値（この値がマクロ命令を
処理するマイクロプログラムの先頭番地になるようにし
ておく）の下位バイトがアンドゲート２３を通して、マ
イクロプロセッサ２１に読み込まれ、ＰＣの下位バイト
にセットされる。また、マクロ命令コー、ドの変換値の
上位バイトが一時記憶ラッチ回路２５に一時記憶される
。

ステップ１のとき、マイクロＳＰの内容（マクロＰＣの
内容に等しい）がマイクロプロセッサ２１のアドレスバ
スの内容になつているので、マイクロプロセッサ２１の
アドレスバスをバッファ（図示せず）を通して、ＣＰＵ
のアドレスバスにすれば、ＣＰＵ（７）ＰＣの内容がＣ
ＰＵのアドレスバスに出て、ＣＰＵの主記憶装置２８を
アクセスしたことになる。ステップ２はマイクロプロセ
ッサ２１の内部での処理である。

また、ステップ３では、マイクロプロセッサ２１よりメ
モリアクセス信号は出るが、アンドゲート２４のみを開
け、ＣＰＵの主記憶装置２８に対しては、アクセススト
ローブ信号を出さないようにする。

そして、マクロ命令コードのデータ変換値の上位バイト
がＰＣの上位バイトにセットされる。ステップ２でＳＰ
はカウントアップされている−ので、ＳＰの最下位ビッ
トを見れば、判断は容易である（たとえば、ＳＰのイニ
シャルデータを偶数に設定しておき、その最下位がＲＯ
Ｊか１〕ョかを判断する）。

ステップ４はマイクロプロセッサ２１の内部で，の処理
てある。

ところで、一度ＲＥＴ命令を実行すると、ＳＰは２すつ
増加する。

マクロ命令ＰＣは通常１ずつ増加するので、マイクロプ
ロセッサ２１のアドレスバスの内容をＣＰＵのアドレス
として出力する場合、マイクロプロセッサ２１のアドレ
スの最下位ビットを無視する必要がある。以上のように
、ステップ１でマクロ命令の取込、ステップ１と３で解
読（マクロ命令を処理するマイクロプロセッサへの分岐
）、ステップ２と４でマクロＰＣのカウントアップが行
えるわけである。

第３図は、マクロ命令を実行するマイクロプロセッサの
一例を示すもので、２９，３０，３１はマクロ命令Ａ，
ｂ，ｃの処理プログラムとする。

主記憶装置２８にマクロ命令Ｂ，ａ，ｃの順に記憶され
ているとして、マクロ命令ｂを実行後マクロ命令ａが如
何に実行されているかを説明する。ｉ マイクロプロセ
ッサがマクロ命令ｂを実行中（３０を実行中）ＳＰ（マ
クロＰＣとして使用）は次の命令であるマクロ命令ａを
格納する番地を指定しており、３０の最後に実行するＲ
ＥＴ命令で、マクロ命令ａを実行する処理プログラム２
９の先頭に飛び、かつＳＰはマクロ命令ａの次の命令で
あるマクロ命令ｃを格納する番地を指定するようになる
。１１次にマイクロプロセッサはマクロ命令ａの処理プ
ログラム２９を実行するわけであるが、マクロ命令ａが
オペランドを持つ命令の場合、ＳＰの内容を戻して（−
２する）オペランドを読みに行くこともできるし、また
処理時間を短くするため、ＲＥＴ命令で実行するマクロ
命令のフエツチ時にマクロ命令全体をラッチする図示し
ないレジスタを設け、処理プログラムにて、利用するこ
ともできる。

マイクロプロセッサは処理プログラム２９の最後にＲＥ
Ｔ命令を実行し、次のマクロ命令ｃの処理プログラム３
１へと移行する。そして、最後のＲＥＴ命令でマクロ命
令の取込、解読が行われる。

マイクロプロセッサ２１のアドレスバスの内容がバッフ
ァを通して、ＣＰＵのアドレスバスに出力されているの
で、ＣＰＵ内部のメモリ （マイクロプログラム用ＲＯ
Ｍ，ＲＡＭなど）やレジスタをアクセスするマイクロプ
ロセッサのアドレス空間とＣＰＵ外部のメモリ（主記憶
装置２８など）やレジスタをアクセスするアドレス空間
を区別する必要がある（たとえば、アドレスの最上位ビ
ットを見る）。マイクロＳＰの内容（マクロＰＣの内容
）は当然ＣＰＵ外部のメモリをアクセスするアドレス空
間内におく必要がある。次に、ＲＥＴ命令とＪＭＰ命令
（無条件分岐命令）による場合について述べる。第４図
はその場合の実施例を示すブロック図であり、この第４
図において、まず、ＲＥＴ命令は前例と同じ機能をもつ
ものとする。この第４図において、第２図と同一部分に
は同一符号が附されており、２１はマイクロプロセッサ
、２２はマイクロプロセッサ２１のデータバス、２３，
２４はアンドゲート、２６はデータ変換用ロジック回路
、２７はＣＰＵのデータバス、２８はＣＰＵの主記憶装
置である。この第４図の場合は、第２図と比較しても明
らかなように、第２図における一時記憶ラッチ回路２５
が省略されている。そして、データ変換用口ジンク回路
２６の出力はアンドゲート２３のみに出力するようにな
つている。ＲＥＴ命令のステップ１において、ＣＰＵの
主記憶装置２８へのアクセスストローブを出し、命令コ
ードを変換した値がアンドゲート２３を通してマイクロ
ＰＣの下位バイトにセットされるのは前例と同じである
。

また、ステップ３においては、第４図のアンドゲート２
４を通して決まつた値、この例ではＲｌＪがマイクロＰ
Ｃの上位バイトにセットされる。

つまり、第４図のような場合、ＲＥＴ命令で１ページ（
ＰＣの上位バイトがＲｌＪと云う意味）のマクロ命令コ
ードに応じた番地に飛ぶわけである。しかし、これだけ
では不完全なので、換言すれば、マクロ命令処理用マイ
クロプログラムにあるスパンが必要なので、ハ２命令を
１ページに書いておくことにより、完全にマクロ命令処
理、マイクロプログラムへ分岐が行える。

ＲＥＴ命令とＪＭＰ命令を組み合わせる場合のマイクロ
プログラム例を第５図に示す。この第５図について、３
２は１ページに書かれているハル命令を示す。いままで
は、ＲＥＴ命令により、ＳＰが２ずつカウントアップさ
れると仮定していたが、データとアドレスがともに１６
ビットであるようなマイクロ．プロセッサでは、ＲＥＴ
命令によりＳＰは１ずつカウントアップされることにな
るであろう。このようなマイクロプロセッサでも、ＲＥ
Ｔ命令のみで、命令の取込、解読ＰＣの変更が行えるの
は勿論のことである。以上のように、この発明によれば
、マイクロプロセッサを頭脳としたＣＰＵにおいて、マ
クロＰＣをマイクロプロセッサのＳＰに定め、マイクロ
プロセッサのＲＥＴ命令あるいはＲＥＴ命令とＪＭＰ命
令のみでマクロ命令の取込、解読（各マクロ命令を実行
、処理するマイクロプログラムへの分岐）、マクロＰＣ
の更新を行うような構成としたた″め、ＣＰＵが非常に
高速にできる効果を奏するものである。

【図面の簡単な説明】

第１図はマイクロプロセッサを使用した従来の専用プロ
セッサの構成を示すブロック図、第２図はこの発明のマ
イクロプロセッサを応用した演算装置の一実施例の構成
を示すブロック図、第３図は同上マイクロプロセッサを
応用した演算装置に適用されるマイクロプログラムの例
を示す図、第４図はこの発明のマイクロプロセッサを応
用した演算装置の他の実施例を示すブロック図、第５図
は第４図の実施例に適用されるマイクロプログラムの例
を示す図である。 ２１・・・マイクロプロセッサ、２２・・・データバス
、２３，２４・・・アンドゲート、２５・・・一時記憶
ラッチ回路、２６・・・データ変換用ロジック、２７・
・・データバス、２８・・・主記憶装置、なお、図中同
一符号は同一部分または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ ラスト・イン・ファースト・アウトスタックの退避
   エリアを外部の主記憶装置内に持つマイクロプロセッサ
   を用いて、該マイクロプロセッサと別の動作をさせる専
   用プロセッサにおいて、上記マイクロプロセッサのスタ
   ックポインタを専用プロセッサのプログラムカウンタと
   して利用し、かつ上記マイクロプロセッサのサブルーチ
   ンのリターン命令で上記専用プロセッサの命令のフエツ
   チとデコード動作をするようにしたことを特徴とするマ
   イクロプロセッサを応用した演算装置。