JPS605006B2 - Ｃｒｔ表示装置付電子計算機のキ−入力方式 - Google Patents
Ｃｒｔ表示装置付電子計算機のキ−入力方式Info
- Publication number
- JPS605006B2 JPS605006B2 JP54097520A JP9752079A JPS605006B2 JP S605006 B2 JPS605006 B2 JP S605006B2 JP 54097520 A JP54097520 A JP 54097520A JP 9752079 A JP9752079 A JP 9752079A JP S605006 B2 JPS605006 B2 JP S605006B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- crt
- data
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Document Processing Apparatus (AREA)
Description
【発明の詳細な説明】
この発明はＣＲＴ表示装置付電子計算機のキー入力方式
に関する。
に関する。
従来、電子計算機システムにおいては、入力装置として
キーボード装置が、また出力装置としてＣＲＴ表示装置
が必ず組込まれているが、これら２つの入出力装置はそ
れぞれ独立した制御部を備えている。
キーボード装置が、また出力装置としてＣＲＴ表示装置
が必ず組込まれているが、これら２つの入出力装置はそ
れぞれ独立した制御部を備えている。
しかし、キーボード装置にしてもＣＲＴ表示装置にして
もダイナミックにリフレツシュメモリのデータをリード
している点は同じであり、制御部を別々に持つのはコス
トの面からもソフトウェアにおける入出力制御システム
の簡単化という面から見ても不合理であった。この発明
は上記の点に鑑みてなされたもので、その目的はＣＲＴ
表示装置とキーボード装置の制御部を１つにすることに
よってコスト面およびソフトウェア面からも改善された
ＣＲＴ表示装置付電子計算機のキー入力方式を提供する
ことにある。
もダイナミックにリフレツシュメモリのデータをリード
している点は同じであり、制御部を別々に持つのはコス
トの面からもソフトウェアにおける入出力制御システム
の簡単化という面から見ても不合理であった。この発明
は上記の点に鑑みてなされたもので、その目的はＣＲＴ
表示装置とキーボード装置の制御部を１つにすることに
よってコスト面およびソフトウェア面からも改善された
ＣＲＴ表示装置付電子計算機のキー入力方式を提供する
ことにある。
以下、この発明の一実施例を図面を参照して説明する。
第１図においてＤＢはＣＰＵ（中央処理装置）（図示せ
ず）に接続している双方向性のデータパスで、表示用リ
フレッシュメモリ１１へ接続されるとともに、ＣＰＵか
らのキー入力議出し指令ＫＩにより動作するバッファ１
２に接続されている。また、上記ＣＰＵからアドレスパ
スＡＢを介して送られてくるアドレスデータ及びＣＲＴ
コントロ−ラ１４から出力されるＣＲＴアドレス信号Ｃ
ＲＴ・ＡＤＤは、マルチプレクサ１３に入力される。こ
のマルチプレクサ１３はＣＰＵからのセレクト信号に従
ってＣＰＵからのアドレスデータあるいはＣＲＴコント
ローラ１４からのアドレスデータを選択し、表示用リフ
レッシュメモリ１１へ送出する。この表示用リフレツシ
ュメモリ１１はＣＰＵからの読出し／書込み信号Ｒ／Ｗ
によって読出しあるいは書込みが指定され、その講出し
データはＰ−Ｓ（並列−直列）変換回路１５を介して直
列データに変換され、ビデオ信号としてＣＲＴ表示装置
１６へ送られる。また、このＣＲＴ表示装置１６には上
記ＣＲＴコントローラ１ ４から出力される水平同期信
号日．ＳＹＮＣ及び垂直同期信号Ｖ．ＳＹＮＣが入力さ
れる。上記ＣＲＴコントローラ１４は上記マルチプレク
サ１３にＣＲＴアドレス信号を出力するとともに、例え
ば下位６ビットのデータをデコーダ１７、デ−タセレク
タ１８及び上記バッファー２にそれぞれ入力している。
また、上記デコーダー７からの出力信号はキーマトリク
ス回路１９へ入力される。そして、このキーマトリクス
回路１９からキー操作に応じて出力される信号は、デー
タセレクタ１８へセレクト信号として送られる。データ
セレクタ１８はキーマトリクス回路１９からのセレクト
信号に従ってＣＲＴコントローラー４からのアドレスデ
ータを選択し、その選択タイミングで１発のパルス信号
をバッファー２へ出力する。上記データセレクタ１８か
らのパルス信号によって、その時ＣＲＴコントローラ１
４から出力されているアドレスデータの１部がバッファ
ー２へ読込まれる。このバッファー２へ謙込まれたデー
タは、ＣＰＵからのキー入力読出し指令ＫＩによって読
出され、データバスＤＢを介してＣＰＵへ転送される。
次に上記デコーダー７、キーマトリクス回路１９及び上
記データセレクタ１８について第２図により説明する。
この実施例ではＣＲＴコントローラー４より８ビットの
アドレスデータん〜Ａ７が出力され、マルチプレクサ１
３を介して表示用リフレッシュメモリ１１へ送られてい
るが、そのうちの下位６ビットのＡｏ〜Ａ５のデータが
キー入力のタイミング信号として使用される。すなわち
、ん〜Ａ２の３ビットがデコーダー ７へ、Ａ３〜Ａ５
の３ビットがデータセレクタ１８へ入力されると共に、
Ａｏ〜Ａ５の６ビットがバッファー２へ入力される。上
記デコーダー７は入力されるん〜Ａ２の３ビットのデー
タをデコードしてＫＩＯ〜Ｋ１７の順序パルスを得るも
ので、そのタイミング信号ＫＩＯ〜Ｋ１７がキーマトリ
クス回路１９へ入力される。キーマトリクス回路１９は
８本の出力ラインＫＣＯ〜ＫＣ７を備えてあり、キー操
作によって出力ラインＫＣＯ〜ＫＣ７の何れかが選択さ
れ、その選択された出力ラインに操作キーに応じて入力
タイミング信号ＫＩＯ〜Ｋ１７の何れかが出力されるよ
うになっている。一方、データセレクタ１８は、キーマ
トリクス回路１９の出力ラインＫＣＯ〜ＫＣ７から出力
される信号によって入力データを選択し、その入力デー
タ選択時に１発のパルス信号を出力するように構成され
ており、その出力パルス信号がバッファー２へ議込み信
号として送られる。次にこの発明の動作を説明する。
ず）に接続している双方向性のデータパスで、表示用リ
フレッシュメモリ１１へ接続されるとともに、ＣＰＵか
らのキー入力議出し指令ＫＩにより動作するバッファ１
２に接続されている。また、上記ＣＰＵからアドレスパ
スＡＢを介して送られてくるアドレスデータ及びＣＲＴ
コントロ−ラ１４から出力されるＣＲＴアドレス信号Ｃ
ＲＴ・ＡＤＤは、マルチプレクサ１３に入力される。こ
のマルチプレクサ１３はＣＰＵからのセレクト信号に従
ってＣＰＵからのアドレスデータあるいはＣＲＴコント
ローラ１４からのアドレスデータを選択し、表示用リフ
レッシュメモリ１１へ送出する。この表示用リフレツシ
ュメモリ１１はＣＰＵからの読出し／書込み信号Ｒ／Ｗ
によって読出しあるいは書込みが指定され、その講出し
データはＰ−Ｓ（並列−直列）変換回路１５を介して直
列データに変換され、ビデオ信号としてＣＲＴ表示装置
１６へ送られる。また、このＣＲＴ表示装置１６には上
記ＣＲＴコントローラ１ ４から出力される水平同期信
号日．ＳＹＮＣ及び垂直同期信号Ｖ．ＳＹＮＣが入力さ
れる。上記ＣＲＴコントローラ１４は上記マルチプレク
サ１３にＣＲＴアドレス信号を出力するとともに、例え
ば下位６ビットのデータをデコーダ１７、デ−タセレク
タ１８及び上記バッファー２にそれぞれ入力している。
また、上記デコーダー７からの出力信号はキーマトリク
ス回路１９へ入力される。そして、このキーマトリクス
回路１９からキー操作に応じて出力される信号は、デー
タセレクタ１８へセレクト信号として送られる。データ
セレクタ１８はキーマトリクス回路１９からのセレクト
信号に従ってＣＲＴコントローラー４からのアドレスデ
ータを選択し、その選択タイミングで１発のパルス信号
をバッファー２へ出力する。上記データセレクタ１８か
らのパルス信号によって、その時ＣＲＴコントローラ１
４から出力されているアドレスデータの１部がバッファ
ー２へ読込まれる。このバッファー２へ謙込まれたデー
タは、ＣＰＵからのキー入力読出し指令ＫＩによって読
出され、データバスＤＢを介してＣＰＵへ転送される。
次に上記デコーダー７、キーマトリクス回路１９及び上
記データセレクタ１８について第２図により説明する。
この実施例ではＣＲＴコントローラー４より８ビットの
アドレスデータん〜Ａ７が出力され、マルチプレクサ１
３を介して表示用リフレッシュメモリ１１へ送られてい
るが、そのうちの下位６ビットのＡｏ〜Ａ５のデータが
キー入力のタイミング信号として使用される。すなわち
、ん〜Ａ２の３ビットがデコーダー ７へ、Ａ３〜Ａ５
の３ビットがデータセレクタ１８へ入力されると共に、
Ａｏ〜Ａ５の６ビットがバッファー２へ入力される。上
記デコーダー７は入力されるん〜Ａ２の３ビットのデー
タをデコードしてＫＩＯ〜Ｋ１７の順序パルスを得るも
ので、そのタイミング信号ＫＩＯ〜Ｋ１７がキーマトリ
クス回路１９へ入力される。キーマトリクス回路１９は
８本の出力ラインＫＣＯ〜ＫＣ７を備えてあり、キー操
作によって出力ラインＫＣＯ〜ＫＣ７の何れかが選択さ
れ、その選択された出力ラインに操作キーに応じて入力
タイミング信号ＫＩＯ〜Ｋ１７の何れかが出力されるよ
うになっている。一方、データセレクタ１８は、キーマ
トリクス回路１９の出力ラインＫＣＯ〜ＫＣ７から出力
される信号によって入力データを選択し、その入力デー
タ選択時に１発のパルス信号を出力するように構成され
ており、その出力パルス信号がバッファー２へ議込み信
号として送られる。次にこの発明の動作を説明する。
ＣＰＵより表示データを表示用リフレツシュメモリ１１
に書込む場合、ＣＰＵより書込み信号Ｗが表示用リフレ
ツシュメモリ１１に入力され、かつアドレスパスＡＢを
選択するセレクト信号がマルチプレクサ１３に入力され
る。これによりＣＰＵからアドレスバスＡＢにより送ら
れてくるアドレスデータがマルチプレクサ１３を介して
表示用リフレッシュメモリ１１に入力される。その指定
アドレスにＣＰＵからの表示用データが書込まれる。次
に表示用リフレッシュメモリ１１に格納されている表示
用データをＣＲＴ表示装置に出力する場合は、ＣＰＵよ
り読出し信号Ｒを表示用リフレッシュメモリ１１に入力
すると共にＣＲＴコントローラー４からのＣＲＴアドレ
ス信号ＣＲＴ・ＡＤＤを表示用リフレツシュメモリ１１
に入力させるようにセレクト信号をマルチプレクサ１３
に入力する。これによりＣＲＴコント。−ラ１４からの
出力されるＣＲＴアドレス信号ＣＲＴ・ＡＤＤに従って
表示用リフレッシュメモリ１１の記憶内容が順次読出さ
れ、ｐ−ｓ（並列−直列）変換回路１５を介して直列デ
ー外こ変換され、ＣＲＴ表示装置１６へ送られて表示さ
れる。次にあるキーが押された場合の動作を説明する。
に書込む場合、ＣＰＵより書込み信号Ｗが表示用リフレ
ツシュメモリ１１に入力され、かつアドレスパスＡＢを
選択するセレクト信号がマルチプレクサ１３に入力され
る。これによりＣＰＵからアドレスバスＡＢにより送ら
れてくるアドレスデータがマルチプレクサ１３を介して
表示用リフレッシュメモリ１１に入力される。その指定
アドレスにＣＰＵからの表示用データが書込まれる。次
に表示用リフレッシュメモリ１１に格納されている表示
用データをＣＲＴ表示装置に出力する場合は、ＣＰＵよ
り読出し信号Ｒを表示用リフレッシュメモリ１１に入力
すると共にＣＲＴコントローラー４からのＣＲＴアドレ
ス信号ＣＲＴ・ＡＤＤを表示用リフレツシュメモリ１１
に入力させるようにセレクト信号をマルチプレクサ１３
に入力する。これによりＣＲＴコント。−ラ１４からの
出力されるＣＲＴアドレス信号ＣＲＴ・ＡＤＤに従って
表示用リフレッシュメモリ１１の記憶内容が順次読出さ
れ、ｐ−ｓ（並列−直列）変換回路１５を介して直列デ
ー外こ変換され、ＣＲＴ表示装置１６へ送られて表示さ
れる。次にあるキーが押された場合の動作を説明する。
ＣＲＴコントローラ１４から出力されているアドレスデ
ータＡｏ〜Ａ７のうち、Ａｏ〜んの３ビットのデータが
デコーダ１７を介してＫＩＯ〜Ｋ１７のタイミングパル
スに変換され、キーマトリクス回路１９へ入力されてい
る。しかして、今、あるキーが操作されたとすると、そ
の操作キーに対する出力ラインＫＣＯ〜ＫＣ７の１つが
選択され、その出力ラインにタイミング信号ＫＩＯ〜Ｋ
１７の１つが出力される。例えば第２図において、「８
」の数値キーが操作されたとすると、タイミング信号Ｋ
１６が出力ラインＫＣ６に出力され、データセレクタ１
８へ送られる。データセレクタ１８は、キーマトリクス
回路１９からの信号に従ってＲＴコントローラー４から
のＡ２〜Ａ５の３ビットのデータを選択し、その選択し
たタイミングにおいて１発のパルス信号を出力する。例
えば上記したようにデータセレクタ１８にキーマトリク
ス回１９から出力ラインＫＣ６を介して「８」の数値キ
ーに対するタイミング信号Ｋ１６が入力されたとすると
、ＣＲＴコントローラ１４から出力される＆，Ａ４，Ａ
３の３ビットが「１１０」となった時にデータセレク夕
１８から“１”信号が出力される。一方、上記タイミン
グ信号は、ＣＲＴコントローラ１ ４から出力されるＡ
２，Ａ，，への３ビットが「００１」の時にデコーダー
７から出力される。従って上記したように「８」の数値
キーが操作された場合は、ＣＲＴコントローラー４から
出力されるＡ５〜Ａ。の６ビットが「１１０００１」と
なった時にデータセレクタ１８から“１”信号が出力さ
れ、バッファー２へ読込み信号として送られる。従って
バッファ１２には、この時ＣＲＴコントローラ１４から
出力されているＡ５〜Ａｏのデータ「１１０００１」が
読込まれる。このバッファ１２に保持されたデータは、
ＣＰＵからのキー入力議出し指令ＫＩによってバッファ
ー２から読出され、データバスＤＢを介してＣＰＵへ転
送される。また、その他のキーが操作された場合も、各
キーに特定したタイミングでデータセレクタ１８からバ
ッファ１２に対する議込みパルスが出力され、その時の
ＣＲＴコントローラ１４から出力されるアドレスデータ
の１部がキー入力コードとしてバッファ１２を介してＣ
ＰＵへ送られる。以上説明したようにこの発明によれば
、ＣＲＴの表示用リフレッシュメモリのアドレスを指定
するＣＲＴコントローラを利用してキー入力のタイミン
グ信号を発生するようにしたので、キー入力制御部の構
成を簡易化することができ、コスト面およびソフトウェ
ア面からも改善されたＣＲＴ表示装置付電子計算機のキ
ー入力方式を提供することができる。
ータＡｏ〜Ａ７のうち、Ａｏ〜んの３ビットのデータが
デコーダ１７を介してＫＩＯ〜Ｋ１７のタイミングパル
スに変換され、キーマトリクス回路１９へ入力されてい
る。しかして、今、あるキーが操作されたとすると、そ
の操作キーに対する出力ラインＫＣＯ〜ＫＣ７の１つが
選択され、その出力ラインにタイミング信号ＫＩＯ〜Ｋ
１７の１つが出力される。例えば第２図において、「８
」の数値キーが操作されたとすると、タイミング信号Ｋ
１６が出力ラインＫＣ６に出力され、データセレクタ１
８へ送られる。データセレクタ１８は、キーマトリクス
回路１９からの信号に従ってＲＴコントローラー４から
のＡ２〜Ａ５の３ビットのデータを選択し、その選択し
たタイミングにおいて１発のパルス信号を出力する。例
えば上記したようにデータセレクタ１８にキーマトリク
ス回１９から出力ラインＫＣ６を介して「８」の数値キ
ーに対するタイミング信号Ｋ１６が入力されたとすると
、ＣＲＴコントローラ１４から出力される＆，Ａ４，Ａ
３の３ビットが「１１０」となった時にデータセレク夕
１８から“１”信号が出力される。一方、上記タイミン
グ信号は、ＣＲＴコントローラ１ ４から出力されるＡ
２，Ａ，，への３ビットが「００１」の時にデコーダー
７から出力される。従って上記したように「８」の数値
キーが操作された場合は、ＣＲＴコントローラー４から
出力されるＡ５〜Ａ。の６ビットが「１１０００１」と
なった時にデータセレクタ１８から“１”信号が出力さ
れ、バッファー２へ読込み信号として送られる。従って
バッファ１２には、この時ＣＲＴコントローラ１４から
出力されているＡ５〜Ａｏのデータ「１１０００１」が
読込まれる。このバッファ１２に保持されたデータは、
ＣＰＵからのキー入力議出し指令ＫＩによってバッファ
ー２から読出され、データバスＤＢを介してＣＰＵへ転
送される。また、その他のキーが操作された場合も、各
キーに特定したタイミングでデータセレクタ１８からバ
ッファ１２に対する議込みパルスが出力され、その時の
ＣＲＴコントローラ１４から出力されるアドレスデータ
の１部がキー入力コードとしてバッファ１２を介してＣ
ＰＵへ送られる。以上説明したようにこの発明によれば
、ＣＲＴの表示用リフレッシュメモリのアドレスを指定
するＣＲＴコントローラを利用してキー入力のタイミン
グ信号を発生するようにしたので、キー入力制御部の構
成を簡易化することができ、コスト面およびソフトウェ
ア面からも改善されたＣＲＴ表示装置付電子計算機のキ
ー入力方式を提供することができる。
第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図におけるデコーダ、キーマトリクス回路、デー
タセレクタ部分の詳細を示す構成図である。 １１・・・・・・表示用リフレツシュメモリ、１２・・
・・・・バツフア、１３……マルチプレクサ、１４……
ＣＲＴコントローラ、１５・・・・・・Ｐ一Ｓ変換器、
１６・・・・・・ＣＲＴ表示装置、１７・・・・・・デ
コーダ、１８……データセレクタ、１９……キーマトリ
クス回路。 第１図 第２図
は第１図におけるデコーダ、キーマトリクス回路、デー
タセレクタ部分の詳細を示す構成図である。 １１・・・・・・表示用リフレツシュメモリ、１２・・
・・・・バツフア、１３……マルチプレクサ、１４……
ＣＲＴコントローラ、１５・・・・・・Ｐ一Ｓ変換器、
１６・・・・・・ＣＲＴ表示装置、１７・・・・・・デ
コーダ、１８……データセレクタ、１９……キーマトリ
クス回路。 第１図 第２図
Claims (1)
- １ ＣＲＴ表示装置と、このＣＲＴ表示装置に表示され
る表示データを記憶するリフレツシユメモリのアドレス
を連続的に指定するＣＲＴコントローラと、このＣＲＴ
コントローラの出力するアドレス指定信号をデコードし
て順序パルスを発生するデコーダと、複数のキースイツ
チを有し上記デコーダの出力する順序パルスをキーサン
プリング用タイミング信号と成すキーマトリクス回路と
、このキーマトリクス回路からのキー操作信号及び上記
ＣＲＴコントローラからのアドレス指定信号によりキー
コードを作成する手段とを具備したことを特徴とするＣ
ＲＴ表示装置付電子計算機のキー入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54097520A JPS605006B2 (ja) | 1979-07-31 | 1979-07-31 | Ｃｒｔ表示装置付電子計算機のキ−入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54097520A JPS605006B2 (ja) | 1979-07-31 | 1979-07-31 | Ｃｒｔ表示装置付電子計算機のキ−入力方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5622128A JPS5622128A (en) | 1981-03-02 |
| JPS605006B2 true JPS605006B2 (ja) | 1985-02-07 |
Family
ID=14194526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54097520A Expired JPS605006B2 (ja) | 1979-07-31 | 1979-07-31 | Ｃｒｔ表示装置付電子計算機のキ−入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605006B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180325A (ja) * | 1984-09-26 | 1986-04-23 | Toshiba Corp | ポインテイングデバイスの情報入力方式 |
-
1979
- 1979-07-31 JP JP54097520A patent/JPS605006B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5622128A (en) | 1981-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104624A (en) | Microprocessor controlled CRT display system | |
| US5099331A (en) | Apparatus for overlaying a displayed image with a second image | |
| US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
| JPH0632444B2 (ja) | 多重画面発生用映像処理回路 | |
| US5258843A (en) | Method and apparatus for overlaying displayable information | |
| US4903013A (en) | Display system for plural display areas on one screen | |
| JPS605006B2 (ja) | Ｃｒｔ表示装置付電子計算機のキ−入力方式 | |
| JPH04237099A (ja) | 画面表示素子 | |
| JPH023511B2 (ja) | ||
| JPS61107293A (ja) | 疑似カラ−モニタ装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JP2780663B2 (ja) | パーソナルコンピュータ教育支援システムの画像表示方法とその装置 | |
| JPS5893097A (ja) | 色切換回路 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JP2701146B2 (ja) | グラフィック・文字表示制御方式 | |
| JPH0130153B2 (ja) | ||
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| JPS61166297A (ja) | 遠隔制御信号発生装置 | |
| JPS6033590A (ja) | 映像アドレス制御装置 | |
| JPH0213317B2 (ja) | ||
| JPS61148542A (ja) | デ−タ処理装置の保守方式 | |
| JPS59210487A (ja) | Ｃｒｔデイスプレイ制御装置 | |
| JPH04179377A (ja) | 映像信号選択方法及び装置 | |
| JPS58171078A (ja) | 文字表示装置 |