JPS6050583A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS6050583A JPS6050583A JP58158076A JP15807683A JPS6050583A JP S6050583 A JPS6050583 A JP S6050583A JP 58158076 A JP58158076 A JP 58158076A JP 15807683 A JP15807683 A JP 15807683A JP S6050583 A JPS6050583 A JP S6050583A
- Authority
- JP
- Japan
- Prior art keywords
- video
- memory
- screen
- data
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
挟椎分」
この発明は、CRTディスプレイ装置等の表示装置を制
御する表示制御装置に関する。
御する表示制御装置に関する。
従米技権
例えばワードプロセッサ等の文書処理装置においては、
表示装置の表示領域に同時に表示可能なデータ数には限
界があるので、表示領域に表示するデータを垂直又は水
平方向に順送りするスクロール機能、すなわち表示装置
の画面上で文書を移動させる機能を備えている。
表示装置の表示領域に同時に表示可能なデータ数には限
界があるので、表示領域に表示するデータを垂直又は水
平方向に順送りするスクロール機能、すなわち表示装置
の画面上で文書を移動させる機能を備えている。
ところで、従来、水平方向へのスクロール(以下「水平
スクロール」という)は、例えば表示装置を制御する表
示制御装置を構成する映像メモリに格納するビデオデー
タを書替えることによって行なうようにしたり、あるい
は文書メモリのスタートポインタを移動することによっ
て行なうようにしている。
スクロール」という)は、例えば表示装置を制御する表
示制御装置を構成する映像メモリに格納するビデオデー
タを書替えることによって行なうようにしたり、あるい
は文書メモリのスタートポインタを移動することによっ
て行なうようにしている。
しかしながら、このようにして水平スクロールを行なう
と、文章を修正している行の次の行の先頭が表示されな
い。
と、文章を修正している行の次の行の先頭が表示されな
い。
例えば、画面が2行×5列の表示装置を使用して、第1
図(イ)に示すような文書を、現在同図(ロ)に示すよ
うに表示しているとして、この状態から2列分水平スク
ロールをすると、表示は同図(ハ)に示すようになり、
第1行目を修正するときには第2行の先頭が見えない。
図(イ)に示すような文書を、現在同図(ロ)に示すよ
うに表示しているとして、この状態から2列分水平スク
ロールをすると、表示は同図(ハ)に示すようになり、
第1行目を修正するときには第2行の先頭が見えない。
このように、従来の装置にあっては、水平スクロールを
した場合に、文章のつながりを把握することができない
という不都合があった。
した場合に、文章のつながりを把握することができない
という不都合があった。
1−眞
この発明は上記の点に鑑みてなされたものであり、表示
装置の一画面を複数の画面に分割し、各分割画面を合成
して表示する機能を持たせることを目的とし、それによ
って例えば水平スクロール時にも文章のつながりを容易
に把握できるようにする。
装置の一画面を複数の画面に分割し、各分割画面を合成
して表示する機能を持たせることを目的とし、それによ
って例えば水平スクロール時にも文章のつながりを容易
に把握できるようにする。
諸派Jじわ11倍
以下、この発明の構成を一実施例を参照して説明する。
第2図は、この発明の一実施例を示すブロック図である
。
。
同図において、ビデオメモリ1 (VMI)、2(VM
2)は、各々表示装置の一画面分のビデオデータを格納
可能な映像メモリであり、各々に同一のアドレスを割付
けである。
2)は、各々表示装置の一画面分のビデオデータを格納
可能な映像メモリであり、各々に同一のアドレスを割付
けである。
このビデオメモリVMI、VM2は、図示しない装置全
体の制御を司るマイクロコンピュータ(以下「マイコン
」と称す)からのメモリライト信号MW]、MW2が入
力されたときに書込み可能状態になり、後述するアドレ
スデータADo〜ADnで指定されたアドレスに、マイ
コン若しくはキャラクタジェネレータか・ら転送された
ビデオデータDo −Dnが書込まれる。
体の制御を司るマイクロコンピュータ(以下「マイコン
」と称す)からのメモリライト信号MW]、MW2が入
力されたときに書込み可能状態になり、後述するアドレ
スデータADo〜ADnで指定されたアドレスに、マイ
コン若しくはキャラクタジェネレータか・ら転送された
ビデオデータDo −Dnが書込まれる。
また、このビデオメモリVM]、、VM2は、マイコン
からのメモリライト信号MW1..MW2が入力されて
いないときに読出し可能状態になって、アドレスデータ
ADO”ADnで指定されたアドレスに格納されている
ビデオデータVD、、VD2をパラレルに出力する。
からのメモリライト信号MW1..MW2が入力されて
いないときに読出し可能状態になって、アドレスデータ
ADO”ADnで指定されたアドレスに格納されている
ビデオデータVD、、VD2をパラレルに出力する。
カウンタ3は、図示しないタロツクジェネレータからの
キャラクタクロックパルスc r−Kが入力される毎に
、インクリメンh(+1)するアドレスデータRO−R
nを出力する。
キャラクタクロックパルスc r−Kが入力される毎に
、インクリメンh(+1)するアドレスデータRO−R
nを出力する。
マルチプレクサ4,5は、マイコンからのコン1ヘロー
ル信号C8に応じて、マイコンからのアドレスデータA
。−An及びカウンタ3からのアドレスデータRO−R
nの内のいずれかをアドレスデータA D o ””
A D nとして出力する。
ル信号C8に応じて、マイコンからのアドレスデータA
。−An及びカウンタ3からのアドレスデータRO−R
nの内のいずれかをアドレスデータA D o ””
A D nとして出力する。
メモリ切換回路6は、マイコンからのビデオメモリVM
I、VM2を切換える表示装置の画面上での位置を示す
メモリ切換ポイントデータMSを入力し、キャラクタク
ロックパルスCLKをカウントして、そのカウント値が
メモリ切換ポイント(予め定めたタイミング)と一致す
る毎に状態が反転するメモリ切換信号MCを出力する。
I、VM2を切換える表示装置の画面上での位置を示す
メモリ切換ポイントデータMSを入力し、キャラクタク
ロックパルスCLKをカウントして、そのカウント値が
メモリ切換ポイント(予め定めたタイミング)と一致す
る毎に状態が反転するメモリ切換信号MCを出力する。
このメモリ切換回路6は、例えば画面を左右に分割する
場合には、キャラクタクロックパルスをカウントして、
メモリ切換ポインタに対応する設定カウント値になる毎
にカウントアツプするカウンタと、このカウンタがカウ
ントアツプする毎に状態が反転するT型フリップフロッ
プ回路とで構成できる。
場合には、キャラクタクロックパルスをカウントして、
メモリ切換ポインタに対応する設定カウント値になる毎
にカウントアツプするカウンタと、このカウンタがカウ
ントアツプする毎に状態が反転するT型フリップフロッ
プ回路とで構成できる。
ゲート回路7は、メモリ切換回路6から反転回路8を介
して入力されるメモリ切換信号MCがローレベル゛L”
のとき(反転回路8の出力が’ II ”のとき)に開
状態になって、ビデオメモリVMIから読出されたビデ
オデータVD、を通過させる。
して入力されるメモリ切換信号MCがローレベル゛L”
のとき(反転回路8の出力が’ II ”のとき)に開
状態になって、ビデオメモリVMIから読出されたビデ
オデータVD、を通過させる。
ゲート回路Sは、メモリ切換回路6がら入力されるメモ
リ切換信号MCがハイレベル゛■ゼのときに開状態にな
って、ビデオメモリVM2がら出力されるビデオデータ
vD2を通過させる。
リ切換信号MCがハイレベル゛■ゼのときに開状態にな
って、ビデオメモリVM2がら出力されるビデオデータ
vD2を通過させる。
これ等のメモリ切換回路6.ゲート回路7,9及びイン
バータ8によってメモリ選択手段を構成している。
バータ8によってメモリ選択手段を構成している。
シフトレジスタ10は、ゲート回路7.9を介して入力
されるビデオメモリVMI、VM2がらのビデオデータ
V D + r V D 2をパラレル−シリアル(p
−s)変換して、ビデオ信号VDとして出力する。
されるビデオメモリVMI、VM2がらのビデオデータ
V D + r V D 2をパラレル−シリアル(p
−s)変換して、ビデオ信号VDとして出力する。
次に、このように構成したこの実施例の作用について第
3図以降をも参照して説明する。
3図以降をも参照して説明する。
まず、表示装置の一画面を、例えば第3図に示すように
、20行X40列とし、その画面を第1〜20行、第1
〜20列の領域P1と第1〜20行、第21〜40列の
領域P2とに分割して、その領域P1をビデオメモリV
MIに、領域P2をビデオメモリVM2に対応させるも
のとする。
、20行X40列とし、その画面を第1〜20行、第1
〜20列の領域P1と第1〜20行、第21〜40列の
領域P2とに分割して、その領域P1をビデオメモリV
MIに、領域P2をビデオメモリVM2に対応させるも
のとする。
なお、前述したように、ビデオメモリVMI。
VM2は、夫々領域PIと領域P2とを合せた領域、す
なわち一画面分のビデオデータを格納できる。
なわち一画面分のビデオデータを格納できる。
そこで、マイコンからメモリライ1ル信号MW”1を出
力し、コントロール信号C8によってマルチプレクサ4
,5をマイコン側に切換えて、アドレスデータAO〜A
nによってアドレスを指定し、ビデオデータD。−D’
nを転送することによって、ビデオメモリVMIにビデ
オデータDO〜Dnを格納する。
力し、コントロール信号C8によってマルチプレクサ4
,5をマイコン側に切換えて、アドレスデータAO〜A
nによってアドレスを指定し、ビデオデータD。−D’
nを転送することによって、ビデオメモリVMIにビデ
オデータDO〜Dnを格納する。
また、マイコンからメモリライト信号MW2を出力し、
」二・記と同様にして、ビデオメモリVM2にビデオデ
ータ[)0−Dnを格納する。
」二・記と同様にして、ビデオメモリVM2にビデオデ
ータ[)0−Dnを格納する。
この場合、ビデオメモリVMI、VM2に同じビデオデ
ータを格納するのであれば、メモリライ1−信号MWI
、MW2を同時に出力すればよい。
ータを格納するのであれば、メモリライ1−信号MWI
、MW2を同時に出力すればよい。
次に、上述のように、ビデオメモリVMI、VM2を各
々一画面の領域P1+P2に対応させるので、メモリ切
換回路6にメモリ切換ポイントとして第21列に対応す
るメモリ切換ポイントデータMS (MS=21)をセ
ットする。
々一画面の領域P1+P2に対応させるので、メモリ切
換回路6にメモリ切換ポイントとして第21列に対応す
るメモリ切換ポイントデータMS (MS=21)をセ
ットする。
なお、カウンタ3は、一画面の表示が終了する毎に、そ
のカウント値がリセットされる。また、メモリ切換回路
6から出力されるメモリ切換信号MCは、初期設定でロ
ーレベル゛′L″になっているものとする。
のカウント値がリセットされる。また、メモリ切換回路
6から出力されるメモリ切換信号MCは、初期設定でロ
ーレベル゛′L″になっているものとする。
この状態で、マイコンからのコントロール信号C8によ
ってマルチプレクサ4,5をカウンタ側に切換えると、
この切換タイミングでカウンタ3が作動を開始する。
ってマルチプレクサ4,5をカウンタ側に切換えると、
この切換タイミングでカウンタ3が作動を開始する。
そして、このカウンタ3は、第4図(イ)に示すキャラ
クタクロックパルスCLKが入力される毎にインクリメ
ント(+1)するアドレスデータRo”Rnを出力する
。
クタクロックパルスCLKが入力される毎にインクリメ
ント(+1)するアドレスデータRo”Rnを出力する
。
それによって、このカウンタ3からのアドレスデータR
O” Rnがマルチプレクサ4,5を介してアドレスデ
ータADO”ADnとしてビデオメモリVMI、VM2
に転送される。
O” Rnがマルチプレクサ4,5を介してアドレスデ
ータADO”ADnとしてビデオメモリVMI、VM2
に転送される。
したがって、ビデオメモリVMI、VM2は、第4図(
ロ)に示すように、第1アドレスがら順にアクセスされ
て、そのアドレスに格納されているビデオデータV D
I HV D 2が出力される。
ロ)に示すように、第1アドレスがら順にアクセスされ
て、そのアドレスに格納されているビデオデータV D
I HV D 2が出力される。
このとき、メモリ切換回路6は、キャラクタクロックパ
ルスCLKをカウントして、そのカウント値がメモリ切
換ポイントMS (MS=21)になるまで、すなわち
第4図(ハ)に示すように。
ルスCLKをカウントして、そのカウント値がメモリ切
換ポイントMS (MS=21)になるまで、すなわち
第4図(ハ)に示すように。
画面の第1行の第1列から第20列までに対応するビデ
オメモリVMI、VM2の第1〜20アドレスがアクセ
スされる間は、メモリ切換信号MCをローレベル゛L″
にしている。
オメモリVMI、VM2の第1〜20アドレスがアクセ
スされる間は、メモリ切換信号MCをローレベル゛L″
にしている。
したがって、ゲート回路7が開状態になり、ゲート回路
9が閉状態になるので、この第1〜20アドレスがアク
セスされる間は、第4図(ニ)に示すように、ビデオメ
モリVMIからのビデオデータvDIがシフトレジスタ
10にロードされ、パラレル−シリアル変換がされて、
ビデオ信号VDとして表示装置に出力される。
9が閉状態になるので、この第1〜20アドレスがアク
セスされる間は、第4図(ニ)に示すように、ビデオメ
モリVMIからのビデオデータvDIがシフトレジスタ
10にロードされ、パラレル−シリアル変換がされて、
ビデオ信号VDとして表示装置に出力される。
そして、メモリ切換回路6は、カウント値がメモリ切換
ポイントMCになると、すなわちビデオメモリVMI、
VM2の第21アドレスがアクセスされる時に、第4図
(ハ)に示すように、メモリ切換信号MCをハイレベル
゛H”にする。
ポイントMCになると、すなわちビデオメモリVMI、
VM2の第21アドレスがアクセスされる時に、第4図
(ハ)に示すように、メモリ切換信号MCをハイレベル
゛H”にする。
そ1しによって、ゲート回路7が閉状態になり、ゲニト
回路9が開状態になるので、第21アドレス目からは、
第4図(ニ)に示すように、ビデオメモリVM2からの
ビデオデータVD2がシフj・レジスタ10にロードさ
れ、パラレル−シリアル変換されてビデオ信号VDとし
て表示装置に出力される。
回路9が開状態になるので、第21アドレス目からは、
第4図(ニ)に示すように、ビデオメモリVM2からの
ビデオデータVD2がシフj・レジスタ10にロードさ
れ、パラレル−シリアル変換されてビデオ信号VDとし
て表示装置に出力される。
この状態は、この4図に示すように、ビデオメモリVM
I、VM2の第40アドレスがアクセスさ扛るまでつづ
き、第41アドレスから再度ビデオメモリVMIが選択
される状態になる。
I、VM2の第40アドレスがアクセスさ扛るまでつづ
き、第41アドレスから再度ビデオメモリVMIが選択
される状態になる。
このようにして1表示装置の画面の第1〜20列まで(
左半分)には、ビデオメモリVMIに格納されたビデオ
データVD1が表示され、第21〜40列まで(右半分
)にはビデオメモリVM2に格納されたビデオデータ■
D2が表示される。
左半分)には、ビデオメモリVMIに格納されたビデオ
データVD1が表示され、第21〜40列まで(右半分
)にはビデオメモリVM2に格納されたビデオデータ■
D2が表示される。
それによって1表示装置の画面に2g1類の画面を表示
することができる。
することができる。
次に、この表示制御装置による水平スクロール時の表示
制御に関して第5図乃至第第8図をも参照して説明する
。
制御に関して第5図乃至第第8図をも参照して説明する
。
まず、第5図は、図示しないマイコンによる表示制御動
作の一例を示すフロー図である。
作の一例を示すフロー図である。
この動作を説明すると、まず、書込みサイクルか否か、
例えば正直ブランキング時か否かを判別り、で、書込み
サイクルであれば、前述したようにメモリライ1へ信号
Mv1.MW、、2を出力して、ビデオメモリVM1.
VM2に同じ表示データを格納する。
例えば正直ブランキング時か否かを判別り、で、書込み
サイクルであれば、前述したようにメモリライ1へ信号
Mv1.MW、、2を出力して、ビデオメモリVM1.
VM2に同じ表示データを格納する。
そして、メモリ切換回路6にメモリ切換ポインデータM
Sを出力して、メモリ切換ポイントをセットする。
Sを出力して、メモリ切換ポイントをセットする。
したがって、この場合、例えば表示装置の画面が3行×
6列であるとして、メモリ切換ポイントを第4列にした
とすると、画面の第1〜3行、第1〜3列の領域にはビ
デオメモリVMIのビデオデータv D rが、第1〜
3行、第4〜6列の領域1、;はビデオメモリVM2の
ビデオデータVD2が。
6列であるとして、メモリ切換ポイントを第4列にした
とすると、画面の第1〜3行、第1〜3列の領域にはビ
デオメモリVMIのビデオデータv D rが、第1〜
3行、第4〜6列の領域1、;はビデオメモリVM2の
ビデオデータVD2が。
夫々合成されて表示される。
そして、次に水平スクロールか否かを判別して。
水平スクロールでなければ、そのまま次のフローに進む
。
。
したがって、このときには、例えば第6図に示すような
文書を表示する場合、ビデオメモリVM1、VM2&:
は同じビデオデータVD、、VD2が格納されているの
で、ビデオデータVD、、VD2の表示結果は、夫々第
7図(イ)、(ロ)に示すようになる。
文書を表示する場合、ビデオメモリVM1、VM2&:
は同じビデオデータVD、、VD2が格納されているの
で、ビデオデータVD、、VD2の表示結果は、夫々第
7図(イ)、(ロ)に示すようになる。
そのため、例えば画面の第4列目でビデオメモリVMI
からビデオメモリVM2に切換えられても、各々の分割
画面を合成した一画面は、第7図(ハ)に示すように、
ビデオメモリVMI、VM2の各ビデオデータvD1.
vD2の表示結果と同じになる。
からビデオメモリVM2に切換えられても、各々の分割
画面を合成した一画面は、第7図(ハ)に示すように、
ビデオメモリVMI、VM2の各ビデオデータvD1.
vD2の表示結果と同じになる。
これに対して、水平スクロールが必要になったときには
、メモリライト信号MW2のみを出力して、そのスクロ
ール量に応じてビデオメモリVM2のビデオデータV
D 2のみを書替える(再書込み)。
、メモリライト信号MW2のみを出力して、そのスクロ
ール量に応じてビデオメモリVM2のビデオデータV
D 2のみを書替える(再書込み)。
例えば、ビデオメモリVMI、VM2に格納されている
ビデオデータVDIVD2が、第7図(イ)、(ロ)に
示すような表示結果になるデータであるとして、この状
態から2列分の水平スクロールが指示されたとすると、
ビデオメモリVM2のビデオデータ、V D 2のみを
、第8図(ロ)に示すような表示結果になるデータに書
替える。
ビデオデータVDIVD2が、第7図(イ)、(ロ)に
示すような表示結果になるデータであるとして、この状
態から2列分の水平スクロールが指示されたとすると、
ビデオメモリVM2のビデオデータ、V D 2のみを
、第8図(ロ)に示すような表示結果になるデータに書
替える。
このとき、ビデオメモリVMIのビデオデータVD、は
、書替えられないので、第8図(イ)に示す表示結果に
なるデータである。
、書替えられないので、第8図(イ)に示す表示結果に
なるデータである。
したがって、画面の第4列でビデオメモリVM1からビ
デオメモリVM2に切換えられると、表示装置の画面は
、第8図(ハ)に示すように、同図(イ)のビデオメモ
リVMIによる画面の第1〜3行、第1〜3列の部分と
、同図(ロ)のビデオメモリVM2の画面の第1〜3行
、第4〜6列の部分とを合成した画面になる。
デオメモリVM2に切換えられると、表示装置の画面は
、第8図(ハ)に示すように、同図(イ)のビデオメモ
リVMIによる画面の第1〜3行、第1〜3列の部分と
、同図(ロ)のビデオメモリVM2の画面の第1〜3行
、第4〜6列の部分とを合成した画面になる。
それによって、表示装置の画面には、連続する行の一方
の行の終了部分とそれに続く行の先頭部分とが同時に表
示されるので、文章のつながりを容易に把握することが
できる。
の行の終了部分とそれに続く行の先頭部分とが同時に表
示されるので、文章のつながりを容易に把握することが
できる。
このように、この表示制御装置は1表示装置の一画面を
2つに分割して、各々の分割画面を合成して一画面を表
示できるので、例えば画面の左部分を固定にして、右部
分のみを水平スクロール可能にすることができ、それに
よって水平スクロール時の連続する文章のつながりを容
易に把握することが出来るようになる。
2つに分割して、各々の分割画面を合成して一画面を表
示できるので、例えば画面の左部分を固定にして、右部
分のみを水平スクロール可能にすることができ、それに
よって水平スクロール時の連続する文章のつながりを容
易に把握することが出来るようになる。
なお、上記実施例においては、2個の映像メモリが各々
表示装置の一画面の左半分及び右半分を担当する例につ
いて述べたが1例えば各々」二半分及び下半分を担当す
るようにするようにしたりする等、任意の2個の画面に
分割することができる。
表示装置の一画面の左半分及び右半分を担当する例につ
いて述べたが1例えば各々」二半分及び下半分を担当す
るようにするようにしたりする等、任意の2個の画面に
分割することができる。
この場合、その分割した結果に応じてメモリ切換回路を
構成すればよい。
構成すればよい。
また、上記実施例では、2個のビデオメモリを設けた例
について述べたが、3個以上のビデオメモリを設ければ
、それに応じた数に一画面を分割することができる。
について述べたが、3個以上のビデオメモリを設ければ
、それに応じた数に一画面を分割することができる。
さらに、この発明を実施する表示制御装置は、キャラク
タディスプレイ装置の表示制御装置に限らず、例えばグ
ラフィックディスプレイ装置やキャラクタ及びグラフィ
ックを表示可能な表示装置の表示制御装置であってもよ
い。
タディスプレイ装置の表示制御装置に限らず、例えばグ
ラフィックディスプレイ装置やキャラクタ及びグラフィ
ックを表示可能な表示装置の表示制御装置であってもよ
い。
効果
以上説明したように、この発明によれば、表示装置の一
画面を複数の画面に分割して各々画面を合成して一画面
として表示できるので、例えば水平スクロール時に連続
する文章のつながりを容易に把握することができるよう
にすることが出来る。
画面を複数の画面に分割して各々画面を合成して一画面
として表示できるので、例えば水平スクロール時に連続
する文章のつながりを容易に把握することができるよう
にすることが出来る。
第1図は、従来の表示制御装置における水平スクロール
時の表示結果の説明に供する説明図、第2図は、この発
明の一実施例を示すブロック図、第3図は、表示装置の
画面分割の一例を示す説明図、 第4図は、第2図の動作説明に供するタイミングチャー
ト図、 第5図は、第2図の実施例における表示制御動作の一例
を示すフロー図、 第6図9、第7図及び第8図は、第5図の説明に供する
説明図である。 1.2 (VMI、VM2) ・ gチオメモリ3・・
・カウンタ 4,5川マルチプレクサ6・・・メモリ切
換回路 7,9・・・ゲート回路10・・・シフトレジ
スタ
時の表示結果の説明に供する説明図、第2図は、この発
明の一実施例を示すブロック図、第3図は、表示装置の
画面分割の一例を示す説明図、 第4図は、第2図の動作説明に供するタイミングチャー
ト図、 第5図は、第2図の実施例における表示制御動作の一例
を示すフロー図、 第6図9、第7図及び第8図は、第5図の説明に供する
説明図である。 1.2 (VMI、VM2) ・ gチオメモリ3・・
・カウンタ 4,5川マルチプレクサ6・・・メモリ切
換回路 7,9・・・ゲート回路10・・・シフトレジ
スタ
Claims (1)
- 1 表示装置を制御する表示制御装置におし1て、各々
前記表示装置の一画面分のビデオデータを格納可能な複
数の映像メモリと、リフレッシュ時に前記複数の映像メ
モリの内のいずれかの映像メモリを予め設定されたタイ
ミングで選択するメモリ選択手段とを設けたことを特徴
とする表示制御装置−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58158076A JPS6050583A (ja) | 1983-08-31 | 1983-08-31 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58158076A JPS6050583A (ja) | 1983-08-31 | 1983-08-31 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6050583A true JPS6050583A (ja) | 1985-03-20 |
Family
ID=15663767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58158076A Pending JPS6050583A (ja) | 1983-08-31 | 1983-08-31 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050583A (ja) |
-
1983
- 1983-08-31 JP JP58158076A patent/JPS6050583A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131195B2 (ja) | ||
| JPH06138856A (ja) | 出力ディスプレイ・システム | |
| JPS6012578A (ja) | ディスプレイコントローラ及び図形表示装置 | |
| JPH035990A (ja) | デュアル・ポート・メモリ | |
| JPS59845B2 (ja) | 表示装置 | |
| GB1519412A (en) | Radar display system | |
| US5774108A (en) | Processing system with display screen scrolling | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| JPH0540456A (ja) | 表示装置 | |
| JPH0131196B2 (ja) | ||
| JP3124166B2 (ja) | Vramの表示アドレス演算回路 | |
| JPS6017486A (ja) | 画面分割制御装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPH043346Y2 (ja) | ||
| JPS63131176A (ja) | 画像表示装置 | |
| SU873240A1 (ru) | Устройство дл задани режимов работы цифровой вычислительной машины и индикации ее состо ни | |
| JPH0394294A (ja) | ディスプレイメモリ装置 | |
| JP2824708B2 (ja) | 図形描画装置 | |
| JPS6049388A (ja) | 表示制御装置 | |
| JPS607476A (ja) | 画面スクロ−ル方式 | |
| JPS6116086A (ja) | メモリ制御方式 | |
| JPH01280789A (ja) | テレビジョン画面表示装置 | |
| JPH0383122A (ja) | マルチウインドウ表示装置 | |
| JPS62105189A (ja) | 表示制御方式 | |
| JPS6132136A (ja) | 画像表示装置 |