JPS605146B2 - チヨツピング動作回路の異常検出装置 - Google Patents
チヨツピング動作回路の異常検出装置Info
- Publication number
- JPS605146B2 JPS605146B2 JP6196880A JP6196880A JPS605146B2 JP S605146 B2 JPS605146 B2 JP S605146B2 JP 6196880 A JP6196880 A JP 6196880A JP 6196880 A JP6196880 A JP 6196880A JP S605146 B2 JPS605146 B2 JP S605146B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chopping
- chopper
- abnormality
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はパワートランジスタやサィリスタを用いたチョ
ッピング動作回路の異常検出装置に関するものである。
ッピング動作回路の異常検出装置に関するものである。
現在パワートランジスタやサイリスタを用いたチョッパ
式レギュレータが広汎に用いられて居り、大容量トラン
ジスタやＧＴ０（ゲート・ターンオフ・サィリスタ）の
発展に伴い、更に大容量化並びにその一般化が進みつ）
あるが、動作状態検出と確実に保護するため負荷の短絡
又は開放、チョッパ素子の故障（短絡又は開放）、誤配
線による出力端子間の短絡・開放などの故障を生じた時
それらの原因及び故障箇所を容易に判定し得る簡便な装
置の出現が望まれている。本発明はこの要求を満たすた
めなされたものであって、異常内容の判別を容易且つ適
確に表示し、チョツピング動作回路の運転を停止せしめ
る異常検出装置を提供しようとするものである。
式レギュレータが広汎に用いられて居り、大容量トラン
ジスタやＧＴ０（ゲート・ターンオフ・サィリスタ）の
発展に伴い、更に大容量化並びにその一般化が進みつ）
あるが、動作状態検出と確実に保護するため負荷の短絡
又は開放、チョッパ素子の故障（短絡又は開放）、誤配
線による出力端子間の短絡・開放などの故障を生じた時
それらの原因及び故障箇所を容易に判定し得る簡便な装
置の出現が望まれている。本発明はこの要求を満たすた
めなされたものであって、異常内容の判別を容易且つ適
確に表示し、チョツピング動作回路の運転を停止せしめ
る異常検出装置を提供しようとするものである。
以下本発明の実施例について図面に基づき説明する。第
１図は実施例のブロック図で、１は３相交流電源２を電
源とするチョッパ回路、３は負荷、４は本発明による異
常検出装置である。
１図は実施例のブロック図で、１は３相交流電源２を電
源とするチョッパ回路、３は負荷、４は本発明による異
常検出装置である。
チョツパ回路１はチョツバ素子としてトランジスタを用
いた公知のチョツパ回路で、コンバータ１０、平滑用コ
ンデンサ１ １、チョッパ・トランジスタ１２及びフラ
イホイール・ダイオード１３から構成される。
いた公知のチョツパ回路で、コンバータ１０、平滑用コ
ンデンサ１ １、チョッパ・トランジスタ１２及びフラ
イホイール・ダイオード１３から構成される。
異常検出装置４は、チョッパ回路１の出力電圧を検出す
るチョッピング検出回路４１と、出力電流を検出する電
流検出器４２を備えた出力電流検出回路４３と、チョッ
パ指令回路４４と、ベース駆動回路４５とを備え、更に
前記チョッピング検出回路４１と出力電流検出回路４３
及びチョッパ指令回路の出力信号を入力とし、それら入
力信号の有無を表示し、異常時の各入力状態を記憶する
表示灯Ａ，Ｂ，Ｃを備えた表示装置４６、それら各入力
信号の論理が異常状態を意味するとき、異常信号ａを送
出してベース駆動回路４５に停止信号を送出する論理回
路４７を設けたものである。
るチョッピング検出回路４１と、出力電流を検出する電
流検出器４２を備えた出力電流検出回路４３と、チョッ
パ指令回路４４と、ベース駆動回路４５とを備え、更に
前記チョッピング検出回路４１と出力電流検出回路４３
及びチョッパ指令回路の出力信号を入力とし、それら入
力信号の有無を表示し、異常時の各入力状態を記憶する
表示灯Ａ，Ｂ，Ｃを備えた表示装置４６、それら各入力
信号の論理が異常状態を意味するとき、異常信号ａを送
出してベース駆動回路４５に停止信号を送出する論理回
路４７を設けたものである。
表示灯Ａ，Ｂ，Ｃの点灯（ＯＮ）と消灯（ＯＦＦ）の組
合せには下記第１表のようにィ〜チの８通りの組合せが
あるが、トとチの組合せのような状態（点灯表示）はこ
の実施例の場合には起らない。
合せには下記第１表のようにィ〜チの８通りの組合せが
あるが、トとチの組合せのような状態（点灯表示）はこ
の実施例の場合には起らない。
そして、正常の場合はィとロのモ−ドとなり、ハ〜ホの
モードの場合は異常の場合で、その場合のモードの内容
は右欄に記載する通りである。
モードの場合は異常の場合で、その場合のモードの内容
は右欄に記載する通りである。
第１表第１表からわかるように、異常時にチョッパ回路
が停止した後でも表示灯Ａ，Ｂ，Ｃの点灯モードによっ
て異常状態を判別することが出来るので、迅速に故障箇
所を発見し、修理を行うことが出来るわけである。
が停止した後でも表示灯Ａ，Ｂ，Ｃの点灯モードによっ
て異常状態を判別することが出来るので、迅速に故障箇
所を発見し、修理を行うことが出来るわけである。
従って、ハ〜への異常モード時に異常信号ａを送出する
ように論理回路４７を機成しておけば異常発生と同時に
チョッパ回路１の運転が停止せしめられ、事故被害を最
小限に止めることが出来る。
ように論理回路４７を機成しておけば異常発生と同時に
チョッパ回路１の運転が停止せしめられ、事故被害を最
小限に止めることが出来る。
第２図はチョッピング検出回路４１の詳細を示すもので
、ＩＣは信号用トランスＩＴの１次側に直列に接続した
入力電圧（チョツパ回路１の出力電圧）の直流分をカッ
トするコンデンサ、ＩＤ〜４Ｄは信号用トランスＩＴの
２次側に接続したダイオード・ブリッジ整流回路、２Ｃ
は平滑コンデンサ、ＩＲ〜５Ｒは抵抗、ＴＲはスイッチ
ング・トランジスタである。
、ＩＣは信号用トランスＩＴの１次側に直列に接続した
入力電圧（チョツパ回路１の出力電圧）の直流分をカッ
トするコンデンサ、ＩＤ〜４Ｄは信号用トランスＩＴの
２次側に接続したダイオード・ブリッジ整流回路、２Ｃ
は平滑コンデンサ、ＩＲ〜５Ｒは抵抗、ＴＲはスイッチ
ング・トランジスタである。
このチョッピング検出回路４１の動作について、第３図
の交流１サイクル相当部分の波形図を参照しながら説明
すると次の通りである。
の交流１サイクル相当部分の波形図を参照しながら説明
すると次の通りである。
なお第３図中、（ｉ）はデューティ０％又は短絡時の各
部の電圧波形を、また（ｉｉ）はデューティ２５％の場
合を、Ｇｉｉ〕はデューテイ５０％の場合を、Ｍはデュ
ーテイ７５％の場合を、Ｍはデューティ１００％の場合
を夫々示すものである。さて、チョッパ回路１はチョツ
パ・トランジスタ１２のスイッチング動作により、その
出力電圧Ｖ，は第３図ａに示すようなオンーオフの電圧
波形となる。
部の電圧波形を、また（ｉｉ）はデューティ２５％の場
合を、Ｇｉｉ〕はデューテイ５０％の場合を、Ｍはデュ
ーテイ７５％の場合を、Ｍはデューティ１００％の場合
を夫々示すものである。さて、チョッパ回路１はチョツ
パ・トランジスタ１２のスイッチング動作により、その
出力電圧Ｖ，は第３図ａに示すようなオンーオフの電圧
波形となる。
チョッピング検出回路４１はこの電圧中の直流分をコン
デンサＩＣによってカットし、信号用トランスＩＴによ
り第３図ｂに示すような交流分のみの電圧信号Ｖ２が伝
送される。
デンサＩＣによってカットし、信号用トランスＩＴによ
り第３図ｂに示すような交流分のみの電圧信号Ｖ２が伝
送される。
またチョツピング検出回路４１はチョッパ回路１（主回
路）と信号用トランスＩＴにより絶縁される。そうして
この電圧信号Ｖ３は、ダイオード・フリッジ整流回路Ｄ
Ｂにより全波整流されると共にコンデンサ２Ｃによって
平滑されて第３図ｃに示すように電圧波形になり、スイ
ッチング・トランジスタＴＲのベースに印加される。
路）と信号用トランスＩＴにより絶縁される。そうして
この電圧信号Ｖ３は、ダイオード・フリッジ整流回路Ｄ
Ｂにより全波整流されると共にコンデンサ２Ｃによって
平滑されて第３図ｃに示すように電圧波形になり、スイ
ッチング・トランジスタＴＲのベースに印加される。
そして、その電圧信号Ｖ３が
の条件を満たすように十分大きくなると、スイッチング
・トランジスタＴＲは十分オン状態となり、出力電圧Ｖ
４はロジック信号としての高レベル信号（“Ｈ”）とな
る。
・トランジスタＴＲは十分オン状態となり、出力電圧Ｖ
４はロジック信号としての高レベル信号（“Ｈ”）とな
る。
なお上式中ＶＢＥはスイッチング・トランジスタＴＲの
ベース・ェミッタ間電圧、Ｖｃ耳（ｓ＾Ｔ）はコレク夕
・ェミッタ間飽和電圧である。
ベース・ェミッタ間電圧、Ｖｃ耳（ｓ＾Ｔ）はコレク夕
・ェミッタ間飽和電圧である。
以上が正常時の動作である。
ところが、異常現象として、負荷３が短絡した場合やチ
ョッパ・トランジスタ１２が破壊した場合には、チョッ
パ回路１の出力電圧は零となるので、信号用トランスＩ
Ｔの２次側に信号が伝送されないので（Ｖ２＝０）、ス
イッチング・トランジスタＴＲはオフ、即ちロジック信
号として低レベル信号ぐＬ”）となる。
ョッパ・トランジスタ１２が破壊した場合には、チョッ
パ回路１の出力電圧は零となるので、信号用トランスＩ
Ｔの２次側に信号が伝送されないので（Ｖ２＝０）、ス
イッチング・トランジスタＴＲはオフ、即ちロジック信
号として低レベル信号ぐＬ”）となる。
なお、正常な動作状態でも、チョッパ・トランジスタ１
２のオン区間又はオフ区間が極端に狭い場合には、整流
後の電圧Ｖ３がＶＢ８以下となってスイッチング・トラ
ンジスタＴＲがオフ状態となったり、或いは、チョツパ
回路１の出力電圧が低い場合にも、Ｖ２がダイオード・
ブリッジ整流回路ＤＢの順方向ドロップ以下となって、
スイッチング・トランジスタＴＲがオフ状態となること
があるが、実用上差支えない。
２のオン区間又はオフ区間が極端に狭い場合には、整流
後の電圧Ｖ３がＶＢ８以下となってスイッチング・トラ
ンジスタＴＲがオフ状態となったり、或いは、チョツパ
回路１の出力電圧が低い場合にも、Ｖ２がダイオード・
ブリッジ整流回路ＤＢの順方向ドロップ以下となって、
スイッチング・トランジスタＴＲがオフ状態となること
があるが、実用上差支えない。
（例えば実施例において、チョツパ回路１の出力電圧が
約ＤＣ１５０Ｖで、チョツバ・トランジスタ１２のオン
区間が１％以下にてスイッチング・トランジスタＴＲが
能動領域となる）以上のようにこのチョッピング検出回
路４１によれば、チョツパ回路１のオン−オフ出力電圧
の有無をチョッパ回路１と絶縁して適確に検出する。
約ＤＣ１５０Ｖで、チョツバ・トランジスタ１２のオン
区間が１％以下にてスイッチング・トランジスタＴＲが
能動領域となる）以上のようにこのチョッピング検出回
路４１によれば、チョツパ回路１のオン−オフ出力電圧
の有無をチョッパ回路１と絶縁して適確に検出する。
従って、負荷の異常（短絡又は開放）、チョッパ・トラ
ンジスタ１２の故障（短絡又は開放）、該配線によるチ
ョツパ回路１２の出力端子間の開放などが検出可能とな
る。
ンジスタ１２の故障（短絡又は開放）、該配線によるチ
ョツパ回路１２の出力端子間の開放などが検出可能とな
る。
第１図は本発明の一実施例のブロック図、第２図はチョ
ツピング検出回路の詳細図、第３図は交流１サイクル分
に対応する各部電圧波形部である。 １…・・・チョッバ回路、２・・・・・・３相交流電源
、３・・・・・・負荷、４・・・・・・異常検出装置、
１０・・・・・・コンバータ、１１・・・・・・平滑用
コンデンサ、１２・・・・・・チョツパ・トランジスタ
、１３……フライホイール・ダイオード、４１……チョ
ツピング検出回路、４２・・・・・・電流検出器、４３
…・・・出力電流検出回路、４４・・・・・・チョッパ
指令回路、４５・・・・・・ベース駆動回路、４６・・
・・・・表示装置、４７・・・・・・論理回路。 第１図第２図第３図
ツピング検出回路の詳細図、第３図は交流１サイクル分
に対応する各部電圧波形部である。 １…・・・チョッバ回路、２・・・・・・３相交流電源
、３・・・・・・負荷、４・・・・・・異常検出装置、
１０・・・・・・コンバータ、１１・・・・・・平滑用
コンデンサ、１２・・・・・・チョツパ・トランジスタ
、１３……フライホイール・ダイオード、４１……チョ
ツピング検出回路、４２・・・・・・電流検出器、４３
…・・・出力電流検出回路、４４・・・・・・チョッパ
指令回路、４５・・・・・・ベース駆動回路、４６・・
・・・・表示装置、４７・・・・・・論理回路。 第１図第２図第３図
Claims (1)
- 【特許請求の範囲】 １ チヨツピング動作回路の出力電圧を検出するチヨツ
ピング検出回路と、出力電流を検出する電流検出器を備
えた出力電流検出回路と、チヨツパ指令回路と、ベース
駆動回路とを設け、且つ前記チヨツピング検出回路と出
力電流検出回路及びチヨツパ指令回路の出力信号を入力
とし、それら入力信号の有無を表示し、異常時の各入力
状態を記憶する複数の表示灯を備えた表示装置と、それ
ら各入力信号の論理が異常状態を意味するとき、異常信
号を送出して前記ベース駆動回路に停止信号を送出する
論理回路を設けたことを特徴とするチヨツピング動作回
路の異常検出装置。 ２ １次側にコンデンサを直列に接続した信号用トラン
スと、該信号用トランスの２次側に接続した整流回路と
、この整流回路の出力電圧によって開閉されるスイツチ
回路とから成るチヨツピング検出回路を備えたことを特
徴とする特許請求の範囲第１項記載のチヨツピング動作
回路の異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6196880A JPS605146B2 (ja) | 1980-05-10 | 1980-05-10 | チヨツピング動作回路の異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6196880A JPS605146B2 (ja) | 1980-05-10 | 1980-05-10 | チヨツピング動作回路の異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56159966A JPS56159966A (en) | 1981-12-09 |
| JPS605146B2 true JPS605146B2 (ja) | 1985-02-08 |
Family
ID=13186479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6196880A Expired JPS605146B2 (ja) | 1980-05-10 | 1980-05-10 | チヨツピング動作回路の異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605146B2 (ja) |
-
1980
- 1980-05-10 JP JP6196880A patent/JPS605146B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56159966A (en) | 1981-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09233838A (ja) | 保護回路 | |
| US4641231A (en) | Apparatus and method for failure testing of a control turn-off semiconductor | |
| GB1454897A (en) | Electrical system for transmitting power from an electrical dc source to an ac load | |
| JPS605146B2 (ja) | チヨツピング動作回路の異常検出装置 | |
| US4346421A (en) | Fault detector | |
| JPS57138871A (en) | Current limiting circuit for voltage inverter | |
| JPS5837774B2 (ja) | インバ−タノカデンリユウホゴソウチ | |
| JPH049016B2 (ja) | ||
| JPH0628949Y2 (ja) | ゲ−トタ−ンオフ・サイリスタのゲ−ト電源回路 | |
| JPH0279621A (ja) | 絶縁ゲート形バイポーラトランジスタの異常検出方法 | |
| KR930008137Y1 (ko) | 전원 보호회로 | |
| KR940004485Y1 (ko) | 릴레이와 저항을 이용한 콘덴서 방전회로 | |
| JPS6345808Y2 (ja) | ||
| JPS6348213U (ja) | ||
| JPH05168232A (ja) | スイッチング電源システム | |
| JPH022387B2 (ja) | ||
| JPH02211083A (ja) | 電動機制御装置における保護回路方式 | |
| JPS6338690Y2 (ja) | ||
| JPS6338689Y2 (ja) | ||
| JPS6051415A (ja) | 突入電流制限抵抗の焼損保護回路 | |
| JPS5494647A (en) | Overcurrent protective circuit | |
| JPH0696894A (ja) | インバータ式ｘ線高電圧装置 | |
| JPH03243102A (ja) | 電気車制御装置の保護回路 | |
| JPS6165832U (ja) | ||
| JPS6114890U (ja) | チヨツパ装置の故障検出装置 |