JPS6051476A - １石式トランジスタインバータ - Google Patents
１石式トランジスタインバータInfo
- Publication number
- JPS6051476A JPS6051476A JP58157945A JP15794583A JPS6051476A JP S6051476 A JPS6051476 A JP S6051476A JP 58157945 A JP58157945 A JP 58157945A JP 15794583 A JP15794583 A JP 15794583A JP S6051476 A JPS6051476 A JP S6051476A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- voltage
- winding
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5383—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
本発明は、例えば放電灯点刻装置に用いられる１石式イ
ンバータに関する。
ンバータに関する。
（発明の背景）
第１図は、従来のベース帰還型１石式インバータを用い
た放電灯点灯装置の回路構成を示す。同図において、１
は商用電源等の交流電源で、この交流電源１に整流装置
例えば全波整流回路２を接続し、この整流回路２の整流
出力端子ａ、ｆ＋間に１石式ブロッキング発振型トラン
ジスタインバータ３を接続し・、さらに、このインバー
タ３の出カドランス３１の２次巻線３１ｓに負荷どして
の放電灯（ランプ）４を接続している。
た放電灯点灯装置の回路構成を示す。同図において、１
は商用電源等の交流電源で、この交流電源１に整流装置
例えば全波整流回路２を接続し、この整流回路２の整流
出力端子ａ、ｆ＋間に１石式ブロッキング発振型トラン
ジスタインバータ３を接続し・、さらに、このインバー
タ３の出カドランス３１の２次巻線３１ｓに負荷どして
の放電灯（ランプ）４を接続している。
インバータ３は、出力［・ランス３１および主トランジ
スタ３２等を具備し、整流回路２の正側出力端子ａとト
ランジスタ３２のコレクタとの間に出力１〜ランス３１
の１次巻線３１ｐを接続するとともにこの１次巻線３１
ｐと並列に共振用］ンデンザ３３を接続し、トランジス
タ３２のエミッタをダイオード３４を介して整流回路２
の負側出力端子１）に接続し、１〜ランジスタ３２のコ
レクタど整流［１路２の負側出力端子すとの間にダイオ
ード３５をトランジスタ３２とダイオード３４どの直列
回路に対して逆極１！［に接続し、ざらに、出カドラン
ス３１のベース帰還巻線３１ｈ ｌ；１１端を整流１１
］１路２の０側出力端子すに接続するとともに（Ｉ！７
ＯＮはコンデンサ３６ｉｊ３よびインダクタ３７等か
らなるｌ、 Ｏｉｌ′１列」し振回路を介して１〜ラン
ジスタ３２のベースに接続ｔ）でいる。
スタ３２等を具備し、整流回路２の正側出力端子ａとト
ランジスタ３２のコレクタとの間に出力１〜ランス３１
の１次巻線３１ｐを接続するとともにこの１次巻線３１
ｐと並列に共振用］ンデンザ３３を接続し、トランジス
タ３２のエミッタをダイオード３４を介して整流回路２
の負側出力端子１）に接続し、１〜ランジスタ３２のコ
レクタど整流［１路２の負側出力端子すとの間にダイオ
ード３５をトランジスタ３２とダイオード３４どの直列
回路に対して逆極１！［に接続し、ざらに、出カドラン
ス３１のベース帰還巻線３１ｈ ｌ；１１端を整流１１
］１路２の０側出力端子すに接続するとともに（Ｉ！７
ＯＮはコンデンサ３６ｉｊ３よびインダクタ３７等か
らなるｌ、 Ｏｉｌ′１列」し振回路を介して１〜ラン
ジスタ３２のベースに接続ｔ）でいる。
なお、ダイオード３４は１〜ランジスタ３２をベース・
エミッタ間逆電圧り冒ろ保護するとどもにベース引抜電
流を過不足なく供給するための−６のである。
エミッタ間逆電圧り冒ろ保護するとどもにベース引抜電
流を過不足なく供給するための−６のである。
また、ダイＡ−−ド３５はトランジスタ３２のオフ時、
出カドランス３１の１次巻Ｍ ３１１）に１〜ランジス
タ３２のコレクタ電流ど逆向きの電流経路を与えること
にＪ：す、出力波形の歪を防出するダンパーダイオード
である。
出カドランス３１の１次巻Ｍ ３１１）に１〜ランジス
タ３２のコレクタ電流ど逆向きの電流経路を与えること
にＪ：す、出力波形の歪を防出するダンパーダイオード
である。
次に」メ十のＪ、うに構成した放電灯点灯装置の作用を
述べる。
述べる。
交流′？Ｆｉ源１が投入されると、全波整流回路２より
全波整流出力（脈流出力）が発生し、これがインバータ
３にＬ１２られる。これにより、インバータ３では前記
整流出力がバイアス抵抗３８を介してトランジスタ３２
にベース電流として与えられ、トランジスタ３２がオン
する。以後、１〜ランジスタ３２は、トランジスタ３２
の］レフター出カドランス３１の１次巻線３１Ｄ−ベー
ス帰遷巻線３１ｂ−コンデンサ３６−インダクタ３７−
トランジスタ３２０ベース等からなるコレクタベース間
正帰ｊ？ループおにび１次巻線３ｉｐのインダクタンス
分と二１ンデンリ３３の共振により発振し、出力１〜ラ
ンス３１の各巻線３１ρ。
全波整流出力（脈流出力）が発生し、これがインバータ
３にＬ１２られる。これにより、インバータ３では前記
整流出力がバイアス抵抗３８を介してトランジスタ３２
にベース電流として与えられ、トランジスタ３２がオン
する。以後、１〜ランジスタ３２は、トランジスタ３２
の］レフター出カドランス３１の１次巻線３１Ｄ−ベー
ス帰遷巻線３１ｂ−コンデンサ３６−インダクタ３７−
トランジスタ３２０ベース等からなるコレクタベース間
正帰ｊ？ループおにび１次巻線３ｉｐのインダクタンス
分と二１ンデンリ３３の共振により発振し、出力１〜ラ
ンス３１の各巻線３１ρ。
３？Ｓ 、 ｓｉｈ ニ高周ｅｔ１１力ヲＪ１１ル。ラ
ンＩ ４１．ｔ 。
ンＩ ４１．ｔ 。
出カドランス３１の２次巻線旧Ｓを介してこの高周波出
力が与えられ点灯する。
力が与えられ点灯する。
ところで、このインバータ３においてはコンデンサ３６
およびインダクタ３７の直列回路を介してトランジスタ
３２にベース電流を供給することにＪ：り高周波スイッ
チング特性の改善を図っている。７ノーなわら、コンデ
ンサ３６とインダクタ３７は直列共振回路を構成し、正
方向電流で充分なドライブを１−トランジスタ３２に与
え、負方向電流で大きなペース電荷引抜きを行なうとと
もに、このベース引抜電流は、ダイオード３４の作用に
より、つまり主トランジスタターンオフの瞬間、主１〜
ランジスタ３２のコレクタ電流がベース引抜電流と等し
くなることでダイオード３４がターンオフすることによ
り、停止１シ、過不足が防１１ニされる。しかし、この
ような方第を／ｌｌ！ｉｌノーでｂ主１〜ランジスタ３
２のスイッチング口又は思った稈イ１（減されなかった
。
およびインダクタ３７の直列回路を介してトランジスタ
３２にベース電流を供給することにＪ：り高周波スイッ
チング特性の改善を図っている。７ノーなわら、コンデ
ンサ３６とインダクタ３７は直列共振回路を構成し、正
方向電流で充分なドライブを１−トランジスタ３２に与
え、負方向電流で大きなペース電荷引抜きを行なうとと
もに、このベース引抜電流は、ダイオード３４の作用に
より、つまり主トランジスタターンオフの瞬間、主１〜
ランジスタ３２のコレクタ電流がベース引抜電流と等し
くなることでダイオード３４がターンオフすることによ
り、停止１シ、過不足が防１１ニされる。しかし、この
ような方第を／ｌｌ！ｉｌノーでｂ主１〜ランジスタ３
２のスイッチング口又は思った稈イ１（減されなかった
。
（発明の目的）
本発明の目的は、ベース帰還型ＩＵｉ式ブロッキングイ
ンバータのスイッチング［１スをさらに低減【）、ひい
てはインバータ回路効率の向上および主トランジスタの
信頼ｆ１の向上を図ることにある。
ンバータのスイッチング［１スをさらに低減【）、ひい
てはインバータ回路効率の向上および主トランジスタの
信頼ｆ１の向上を図ることにある。
（発明の構成）
本発明省等１．：１ 、この原因について種々検討した
結果、第２図の各部電圧・電流波形図に示されるＪ：う
に、トランジスタ３２の］レクタ・エミッタ間電圧＼／
ｃｅが１！目り「Ｉスする前の正の区間であっても１ｌ
ｉｉ ３ψ巻線電圧がゼ［１りＩ−１スして正の電圧ど
なるため１ヘランジスタ３２０ベース電圧が正どなる区
間口が（１−じ、この区間においＣは１〜ランジスタ３
２はベース電流が流れてＶＣＯがゼ［ｌクロスする前で
あ５− るにもかかわらずオンしてしまい、このため、コンデン
サ３３と出カドランス１次巻線３ｉｐの共振回路のエネ
ルギーをトランジスタ３２で消費することになり、］・
トランジスタ２のターンオン時のスイッチングロスが大
きくなるという知見に基づき本発明に到達した。
結果、第２図の各部電圧・電流波形図に示されるＪ：う
に、トランジスタ３２の］レクタ・エミッタ間電圧＼／
ｃｅが１！目り「Ｉスする前の正の区間であっても１ｌ
ｉｉ ３ψ巻線電圧がゼ［１りＩ−１スして正の電圧ど
なるため１ヘランジスタ３２０ベース電圧が正どなる区
間口が（１−じ、この区間においＣは１〜ランジスタ３
２はベース電流が流れてＶＣＯがゼ［ｌクロスする前で
あ５− るにもかかわらずオンしてしまい、このため、コンデン
サ３３と出カドランス１次巻線３ｉｐの共振回路のエネ
ルギーをトランジスタ３２で消費することになり、］・
トランジスタ２のターンオン時のスイッチングロスが大
きくなるという知見に基づき本発明に到達した。
本発明は、出カドランスを有し該出力ｔ・ランスのベー
ス帰）７巻線からコンデンサを介して供給されるベース
電流により主トランジスタを駆動するベース帰ｊＷ型１
石式トランジスタインバータにおいて、前記主トランジ
スタのオフ状態に対して前記ベース帰還巻線電圧が正に
反転した後該主トランジスタのコレクタ・エミッタ間電
圧がゼロクロスするまでの間該主トランジスタのベース
電流をバイパスするスイッチング素子を、該主トランジ
スタのベース・エミッタ間に設けたことを特徴とする。
ス帰）７巻線からコンデンサを介して供給されるベース
電流により主トランジスタを駆動するベース帰ｊＷ型１
石式トランジスタインバータにおいて、前記主トランジ
スタのオフ状態に対して前記ベース帰還巻線電圧が正に
反転した後該主トランジスタのコレクタ・エミッタ間電
圧がゼロクロスするまでの間該主トランジスタのベース
電流をバイパスするスイッチング素子を、該主トランジ
スタのベース・エミッタ間に設けたことを特徴とする。
ここでベース・エミッタ間とは、主トランジスタのベー
スおよびエミッタのそれぞれにスイッチング素子の各端
子を直接接続する場合の他、これらのベースまたはエミ
ッタと直列に接続され６− ているダイオード、抵抗、インダクタ、コンテン１ノ等
の回路素子を介して間接的に接続する場合も含むものＣ
゛ある。
スおよびエミッタのそれぞれにスイッチング素子の各端
子を直接接続する場合の他、これらのベースまたはエミ
ッタと直列に接続され６− ているダイオード、抵抗、インダクタ、コンテン１ノ等
の回路素子を介して間接的に接続する場合も含むものＣ
゛ある。
（実施例の説明）
以下図面を用いて本発明の実施例をに）明する。
なお、従来例ど」（通またはり・１応する部分について
はｌ１Ｊ−の？Ｕ Ｓコで表わり。
はｌ１Ｊ−の？Ｕ Ｓコで表わり。
第３図は本発明の１実施例に係る放電灯点灯装置の回路
構成を示？ｌｏ同図のＨ置は第１図のものに対し、イン
バータ３の、１Ｅ ＋−ランジスタ３２のベースど整流
回路２のｆ′ｌ側出力端子端子との間にスイッチング索
子どしての１−ランジスタ５１を接続したものである。
構成を示？ｌｏ同図のＨ置は第１図のものに対し、イン
バータ３の、１Ｅ ＋−ランジスタ３２のベースど整流
回路２のｆ′ｌ側出力端子端子との間にスイッチング索
子どしての１−ランジスタ５１を接続したものである。
＜ｉお、ダイＡ−１５２【１１〜ウンジスタ３２にス・
１′するダイオード３４と同様にトランジスタ５１をベ
ース・丁ミッタ間ｊφ電月から保護するためのものであ
る。
１′するダイオード３４と同様にトランジスタ５１をベ
ース・丁ミッタ間ｊφ電月から保護するためのものであ
る。
次に第３図の装置Ｎの作用を第４図の各部電圧・電流波
形図を参照しながら説明する。
形図を参照しながら説明する。
交流電源１が投入されると、全波整流回路２より全波整
流出力（脈流出力）が発生し、これがインバータ３に与
えられて前述のようにインバータ３が発振し、高周波出
力が発生してランプ４は点灯する。
流出力（脈流出力）が発生し、これがインバータ３に与
えられて前述のようにインバータ３が発振し、高周波出
力が発生してランプ４は点灯する。
しかし、このインバータ３においては、ベース巻線３１
ｂの出力電圧をコンデンサ゛５３で微分して１−ランジ
スタ３２のベースに印加することにより、トランジスタ
３２にベース電流１ ｂが供給される直前からトランジ
スタ３２の］レクタ・王ミッタ間？Ｒ月二がゼロクロス
するまでの１〜ランジスタ３２のコレクタ・エミッタ間
電圧が正であるにも拘らずベース巻線３１ｂの出力電圧
が正である区間（（１）を含む間（ｔ２）トランジスタ
５１をオンさ１！、１〜ランジスタ３２のベース電流ｒ
ｂをバイパスしている。これにより、トランジスタ３２
は］レクタ・エミッタ間電圧ＶＣｅがゼロクロスした後
の区間（［３）のみベース電流が供給されてオンし、ス
イッチングロスは低減される。
ｂの出力電圧をコンデンサ゛５３で微分して１−ランジ
スタ３２のベースに印加することにより、トランジスタ
３２にベース電流１ ｂが供給される直前からトランジ
スタ３２の］レクタ・王ミッタ間？Ｒ月二がゼロクロス
するまでの１〜ランジスタ３２のコレクタ・エミッタ間
電圧が正であるにも拘らずベース巻線３１ｂの出力電圧
が正である区間（（１）を含む間（ｔ２）トランジスタ
５１をオンさ１！、１〜ランジスタ３２のベース電流ｒ
ｂをバイパスしている。これにより、トランジスタ３２
は］レクタ・エミッタ間電圧ＶＣｅがゼロクロスした後
の区間（［３）のみベース電流が供給されてオンし、ス
イッチングロスは低減される。
第５図は本発明の他の実施例に係る１石式インバータの
部分回路図を示す。同図のインバータは第３図のものに
対し、トランジスタ５１のベース電流供給回路と直列（
１川！ナーダイオード５４を接続し、ベース帰還巻線３
１１）に巻ぎ上げ端子を設けて、この端子に１〜ランジ
スタ５５のベースを接続するとと１）にこの１〜ランジ
スタ５５のコレクタ・エミッタをダ、イＡ−ド！ｉ６．
５７を介して］ンデン９−３６．５３と並列に接続して
いる。
部分回路図を示す。同図のインバータは第３図のものに
対し、トランジスタ５１のベース電流供給回路と直列（
１川！ナーダイオード５４を接続し、ベース帰還巻線３
１１）に巻ぎ上げ端子を設けて、この端子に１〜ランジ
スタ５５のベースを接続するとと１）にこの１〜ランジ
スタ５５のコレクタ・エミッタをダ、イＡ−ド！ｉ６．
５７を介して］ンデン９−３６．５３と並列に接続して
いる。
このように構成り−ることにより、ゼナーダイオード５
）４にＪ：って１〜ランジスタ５１の動作点すなわち１
〜ランジスタ３２のベース電流をバイパスさせる区間（
第４図１２）をより厳密に限定することができ、バイパ
ス区間１２の区ＩＦｉｌ ｌ １に対する過不足を防止
することかできる。また、］−ランジスタ５５、ダイオ
ード５６．５７等で構成される二１ンデン１ノー・リセ
ット回路は、トランジスタ３２がオフしてベース帰還巻
線電圧が負になったどき、＝１ンデンリ゛３６おにび５
３を放電しリセットするもので、これにより］］ンデン
ーリ３６，５３と並列に放電用抵抗を接続することによ
るトＣ几振回路のＱ低下や］・ランジスタ３２．５１の
スイッチング特性の劣化またはコンデンサ３６゜５３に
電荷が残ることによる各部波形の適正タイミ９− ングからのずれを防止している。
）４にＪ：って１〜ランジスタ５１の動作点すなわち１
〜ランジスタ３２のベース電流をバイパスさせる区間（
第４図１２）をより厳密に限定することができ、バイパ
ス区間１２の区ＩＦｉｌ ｌ １に対する過不足を防止
することかできる。また、］−ランジスタ５５、ダイオ
ード５６．５７等で構成される二１ンデン１ノー・リセ
ット回路は、トランジスタ３２がオフしてベース帰還巻
線電圧が負になったどき、＝１ンデンリ゛３６おにび５
３を放電しリセットするもので、これにより］］ンデン
ーリ３６，５３と並列に放電用抵抗を接続することによ
るトＣ几振回路のＱ低下や］・ランジスタ３２．５１の
スイッチング特性の劣化またはコンデンサ３６゜５３に
電荷が残ることによる各部波形の適正タイミ９− ングからのずれを防止している。
なお、本発明は上述の実施例に限定されることなく、本
発明の思想を逸脱しない範囲で適宜変形して実施するこ
とができる。例えば、上述の１〜ランジスタ３２および
５１のエミッタを直接接続することによりダイオード３
４または５２の一方を省略してもよい。また、動作条件
等によっては抵抗５８をコンデンサ３６と並列に接続し
てもよく、あるいはトランジスタ５１のベース・エミッ
タ間オン電圧をしきい値として利用できる場合はゼナー
ダイオード５４を抵抗で置き換えることができる。さら
に、出力の一部を整流しコンデンサに蓄え、整流回路２
の整流出力がこのコンデンサの両端電１丁より低い間イ
ンバータ３に補助電力として与えるいわゆるパワーフィ
ードバック方式のインバータを用いる場合は、ダイオー
ド３５は省略してもよい。
発明の思想を逸脱しない範囲で適宜変形して実施するこ
とができる。例えば、上述の１〜ランジスタ３２および
５１のエミッタを直接接続することによりダイオード３
４または５２の一方を省略してもよい。また、動作条件
等によっては抵抗５８をコンデンサ３６と並列に接続し
てもよく、あるいはトランジスタ５１のベース・エミッ
タ間オン電圧をしきい値として利用できる場合はゼナー
ダイオード５４を抵抗で置き換えることができる。さら
に、出力の一部を整流しコンデンサに蓄え、整流回路２
の整流出力がこのコンデンサの両端電１丁より低い間イ
ンバータ３に補助電力として与えるいわゆるパワーフィ
ードバック方式のインバータを用いる場合は、ダイオー
ド３５は省略してもよい。
以上のように本発明にＪ：ると、インバータの二［トラ
ンジスタのコレクタ・エミッタ間電圧がゼロクロスする
まで主トランジスタへのベース電流をバイパスして主ト
ランジスタをオンさせないよう１０− にしたため、↑トランジスタのスイッチングロスが改善
され、したがって回路効率お上び主トランジスタの信頼
（ＩＩの向−１を図ることができる。
ンジスタのコレクタ・エミッタ間電圧がゼロクロスする
まで主トランジスタへのベース電流をバイパスして主ト
ランジスタをオンさせないよう１０− にしたため、↑トランジスタのスイッチングロスが改善
され、したがって回路効率お上び主トランジスタの信頼
（ＩＩの向−１を図ることができる。
第１図は従来の１７（ｉ式インバータを用いた放電灯点
灯装置の回路図、第２図は第１図の放電灯点灯装置にお
（］る各各部圧または電流波形図、第３図は本発明の１
実施例に係る放電灯点灯装置の回路図、第４図１６１第
３図の放電灯点灯装置にお（）る各都電圧にたは電流波
形図、第５図は本発明の他の実施例に係る敢電幻点灯装
胃の回路図である。 １・・・交流電源、 ２・・・全波整流回路、３・・・
インバータ、 ３１・・・出カドランス、３１１）・・
・ベース帰ｉｌＷ線、３２・・・出力１〜ランジスタ、
３６・・・１ンデンリ、 ３７・・・インダクタ、５１
・・・１−ランジスタ。 １１− 第３図 第４図 ・）φ星巷様電圧 ４１５灼 Ｏ ｔ２ ｔ３ トク３ど４２戸２＾ ８１ １ ／ 第５図 ６ ４７３−
灯装置の回路図、第２図は第１図の放電灯点灯装置にお
（］る各各部圧または電流波形図、第３図は本発明の１
実施例に係る放電灯点灯装置の回路図、第４図１６１第
３図の放電灯点灯装置にお（）る各都電圧にたは電流波
形図、第５図は本発明の他の実施例に係る敢電幻点灯装
胃の回路図である。 １・・・交流電源、 ２・・・全波整流回路、３・・・
インバータ、 ３１・・・出カドランス、３１１）・・
・ベース帰ｉｌＷ線、３２・・・出力１〜ランジスタ、
３６・・・１ンデンリ、 ３７・・・インダクタ、５１
・・・１−ランジスタ。 １１− 第３図 第４図 ・）φ星巷様電圧 ４１５灼 Ｏ ｔ２ ｔ３ トク３ど４２戸２＾ ８１ １ ／ 第５図 ６ ４７３−
Claims (1)
- 【特許請求の範囲】 １次巻線および帰還巻線を有する出力１〜ランスと該１
次巻線を付勢する主トランジスタとを備え該帰還巻線か
ら］ンデン１すを介して供給される電流により該主トラ
ンジスタのベースを駆動Ｊるベース帰還型１石式ブロッ
キングインバータにおいて、 前記主Ｉ・ランジスタがオフの状態に対して前記帰３！
ｉ！巻線の電圧が正に反転した後該主トランジスタのコ
レクタ・エミッタ間電圧が負に反転するまでの間該主ト
ランジスタのベース電流をバイパスするスイッチング素
子を、該主トランジスタのベース・エミッタ間に設けた
ことを特徴どす゛る１石式インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157945A JPS6051476A (ja) | 1983-08-31 | 1983-08-31 | １石式トランジスタインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157945A JPS6051476A (ja) | 1983-08-31 | 1983-08-31 | １石式トランジスタインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051476A true JPS6051476A (ja) | 1985-03-22 |
| JPH0359670B2 JPH0359670B2 (ja) | 1991-09-11 |
Family
ID=15660902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157945A Granted JPS6051476A (ja) | 1983-08-31 | 1983-08-31 | １石式トランジスタインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051476A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53122722A (en) * | 1977-03-31 | 1978-10-26 | Ikeda Denki Kk | Transistor inverter device |
-
1983
- 1983-08-31 JP JP58157945A patent/JPS6051476A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53122722A (en) * | 1977-03-31 | 1978-10-26 | Ikeda Denki Kk | Transistor inverter device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359670B2 (ja) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150013A (en) | Power converter employing a multivibrator-inverter | |
| US3448335A (en) | High frequency ac-dc fluorescent lamp driver circuit | |
| US4613796A (en) | Single transistor oscillator ballast circuit | |
| US4257088A (en) | High-efficiency single-ended inverter circuit | |
| JPH05304772A (ja) | 電源回路 | |
| JP2503588B2 (ja) | 放電灯点灯装置 | |
| JP2698614B2 (ja) | 放電灯点灯装置 | |
| JPS6314213Y2 (ja) | ||
| JPH0534907B2 (ja) | ||
| JPH0632791Y2 (ja) | インバ−タ装置 | |
| JPS6051464A (ja) | 電源装置 | |
| JPH0586131B2 (ja) | ||
| JPH03198668A (ja) | インバータ装置 | |
| JPH0359670B2 (ja) | ||
| JPH0634397B2 (ja) | 螢光ランプ点灯装置 | |
| JP2690418B2 (ja) | 電源装置 | |
| JPS61244278A (ja) | インバ−タ装置 | |
| JPS636784A (ja) | 白熱電球用高周波点灯装置 | |
| JPS60255067A (ja) | １石式インバ−タ | |
| JPH02237467A (ja) | リンギングチョークコンバータ用高効率ベースドライブ回路 | |
| JPH0350507B2 (ja) | ||
| JPS6052560B2 (ja) | 放電灯点灯装置 | |
| JPS63175386A (ja) | インバ−タ装置 | |
| JPH0250595B2 (ja) | ||
| JPS58165675A (ja) | インバ−タ装置 |