JPH0474884B2 - - Google Patents
Info
- Publication number
- JPH0474884B2 JPH0474884B2 JP56062895A JP6289581A JPH0474884B2 JP H0474884 B2 JPH0474884 B2 JP H0474884B2 JP 56062895 A JP56062895 A JP 56062895A JP 6289581 A JP6289581 A JP 6289581A JP H0474884 B2 JPH0474884 B2 JP H0474884B2
- Authority
- JP
- Japan
- Prior art keywords
- amplification stage
- voltage
- circuit
- power amplification
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 36
- 230000003321 amplification Effects 0.000 claims description 33
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅器に関するものである。
メイン・アンプにおいて、電力増幅回路のＡ
級、AB級乃至Ｂ級を、入力に応じて自動的に切
り換え、波形クリツプによる歪みをなくしたもの
がある。この場合の好ましい手法は、入力電圧の
変化を検出して、電源電圧±Ｂ及びバイアスの電
位を切り換えることである。
級、AB級乃至Ｂ級を、入力に応じて自動的に切
り換え、波形クリツプによる歪みをなくしたもの
がある。この場合の好ましい手法は、入力電圧の
変化を検出して、電源電圧±Ｂ及びバイアスの電
位を切り換えることである。
ところで、通常、メイン・アンプの電源レギユ
レーシヨンは、15％程度であり、負荷4Ω時のメ
イン・アンプ出力電圧は、負荷8Ω時の1.2乃至1.3
倍程度に造られている。
レーシヨンは、15％程度であり、負荷4Ω時のメ
イン・アンプ出力電圧は、負荷8Ω時の1.2乃至1.3
倍程度に造られている。
したがつて、上述のように、入力に対する級の
切り換え、電源電圧の切り換えをしたとしても、
負荷変動に対しては無防備であり、例えば、
8Ω10W時に検出回路が働くように調整すると、
4Ω負荷時には、出力電圧が20Wになるまで切り
換わらない。また、実際には、4Ω時のメイン・
アンプ電源は、12W程度の能力しかなく、第３図
に示すように、12乃至20Wまでは出力波形がクリ
ツプした状態になる。なお、第３図の状態におい
て、Ａが入力、Ｂが8Ω負荷時出力（10W）、Ｃが
4Ω負荷時出力の各波形である。そして、出力対
歪み特性を見ると、第４図のようになり、電源切
換え点付近で著しい歪みを呈する。
切り換え、電源電圧の切り換えをしたとしても、
負荷変動に対しては無防備であり、例えば、
8Ω10W時に検出回路が働くように調整すると、
4Ω負荷時には、出力電圧が20Wになるまで切り
換わらない。また、実際には、4Ω時のメイン・
アンプ電源は、12W程度の能力しかなく、第３図
に示すように、12乃至20Wまでは出力波形がクリ
ツプした状態になる。なお、第３図の状態におい
て、Ａが入力、Ｂが8Ω負荷時出力（10W）、Ｃが
4Ω負荷時出力の各波形である。そして、出力対
歪み特性を見ると、第４図のようになり、電源切
換え点付近で著しい歪みを呈する。
本発明は、負荷変動に対してもそのような不都
合のないものを提供しようとするものである。
合のないものを提供しようとするものである。
以下、本発明を第１図に示す実施例について説
明する。
明する。
図において、１は入力端INと出力端OUTの間
に、電圧増幅器１１と電力増幅回路１２を有して
成るメイン・アンプであり、電力増幅回路１２
は、入力トランジスタQ1に適宜に固定乃至可変
のバイアス抵抗R1，R2，R3を備え、その内の一
つの可変抵抗R2を、リレー、フオト・カプラ、
その他の電子的スイツチS1を以て入・切するよう
にし、入力トランジスタQ1に連なる終段の電力
増幅トランジスタQ2，Q3を、NPN型とPNP型と
の２個でコンプリメンタリ結合し、これらの電力
増幅トランジスタQ2，Q3に供給する電源電圧＋
Ｂ，−Ｂを、それぞれリレー、フオト・カプラ、
その他の電子的スイツチS2，S3を以て±V1（低電
圧）、±V2（高電圧）に切り換えるようにしてお
り、それら三つの電子的スイツチS1，S2，S3を互
いに連動させて、S1がON、S2，S3がOFFにおい
てＡ級動作、S1がOFF、S2，S3がONにおいて
AB級乃至Ｂ級動作を得るようにしている。図
中、D1，D2は、逆流防止用ダイオードである。
に、電圧増幅器１１と電力増幅回路１２を有して
成るメイン・アンプであり、電力増幅回路１２
は、入力トランジスタQ1に適宜に固定乃至可変
のバイアス抵抗R1，R2，R3を備え、その内の一
つの可変抵抗R2を、リレー、フオト・カプラ、
その他の電子的スイツチS1を以て入・切するよう
にし、入力トランジスタQ1に連なる終段の電力
増幅トランジスタQ2，Q3を、NPN型とPNP型と
の２個でコンプリメンタリ結合し、これらの電力
増幅トランジスタQ2，Q3に供給する電源電圧＋
Ｂ，−Ｂを、それぞれリレー、フオト・カプラ、
その他の電子的スイツチS2，S3を以て±V1（低電
圧）、±V2（高電圧）に切り換えるようにしてお
り、それら三つの電子的スイツチS1，S2，S3を互
いに連動させて、S1がON、S2，S3がOFFにおい
てＡ級動作、S1がOFF、S2，S3がONにおいて
AB級乃至Ｂ級動作を得るようにしている。図
中、D1，D2は、逆流防止用ダイオードである。
なお、上記入力トランジスタQ1の可変バイア
ス抵抗R2と電子的スイツチS1の回路を、第２図
のように構成してもよい。
ス抵抗R2と電子的スイツチS1の回路を、第２図
のように構成してもよい。
１４は、前記メイン・アンプ１の入力端INか
ら入力を分岐導入し、入力の電圧レベルviが所定
値以上、すなわち、前記電圧増幅器１１段の入力
回路に前記電力増幅回路１２で出力波形のクリツ
プ・歪みを生ずる一定レベル以上の入力信号にな
つたときに出力viを送り出す電圧検出回路であ
る。
ら入力を分岐導入し、入力の電圧レベルviが所定
値以上、すなわち、前記電圧増幅器１１段の入力
回路に前記電力増幅回路１２で出力波形のクリツ
プ・歪みを生ずる一定レベル以上の入力信号にな
つたときに出力viを送り出す電圧検出回路であ
る。
１５は、一端を前記メイン・アンプ１の出力端
OUTに接続し、他端を抵抗R0を介して接地した
スピーカ（負荷）である。
OUTに接続し、他端を抵抗R0を介して接地した
スピーカ（負荷）である。
１６は、前記スピーカ１５の他端、したがつ
て、前記抵抗Rpに接続して、該抵抗Rpの電圧降
下vpを検知し、これが所定値以上、すなわち、前
記電力増幅回路１２においてスピーカインピーダ
ンスの変化に伴い出力波形のクリツプ・歪みを生
ずる一定レベル以上の出力電流になつたときに出
力Vpを生じる電流検出回路である。つまり、電
流レベルを電圧の姿でキヤツチするものである。
て、前記抵抗Rpに接続して、該抵抗Rpの電圧降
下vpを検知し、これが所定値以上、すなわち、前
記電力増幅回路１２においてスピーカインピーダ
ンスの変化に伴い出力波形のクリツプ・歪みを生
ずる一定レベル以上の出力電流になつたときに出
力Vpを生じる電流検出回路である。つまり、電
流レベルを電圧の姿でキヤツチするものである。
ところで、上述の電圧検出回路１４と電流検出
回路１６とは、それぞれの増幅度を、 スピーカ・インピーダンスＺ≧8Ωのときに Vi≧Vp スピーカ・インピーダンスＺ＜8Ωのときに Vi＜Vp となるよう設定している。
回路１６とは、それぞれの増幅度を、 スピーカ・インピーダンスＺ≧8Ωのときに Vi≧Vp スピーカ・インピーダンスＺ＜8Ωのときに Vi＜Vp となるよう設定している。
１７は、前記電圧検出回路１４と前記電流検出
回路１６とから出力Vi，Vpを導入するようにし、
Ｚ≧8Ωのときに電圧検出回路１４の出力Viで働
き、Ｚ＜8Ωのときに電流検出回路１６の出力Vp
で働くコンパレータであり、その出力Vi，Vpに
対応して方形波を出力する。つまり、前記電圧検
出回路１４に発生する検出電圧Vi又は前記電流検
出回路１６に発生する検出電圧Vpに応答して、
前記電圧増幅器１１の入力信号の変化乃至スピー
カインピーダンスの変化に伴う前記電力増幅回路
１２の出力波形のクリツプ・歪みを除くための一
定の制御信号を出力する制御信号発生回路として
機能するものである。
回路１６とから出力Vi，Vpを導入するようにし、
Ｚ≧8Ωのときに電圧検出回路１４の出力Viで働
き、Ｚ＜8Ωのときに電流検出回路１６の出力Vp
で働くコンパレータであり、その出力Vi，Vpに
対応して方形波を出力する。つまり、前記電圧検
出回路１４に発生する検出電圧Vi又は前記電流検
出回路１６に発生する検出電圧Vpに応答して、
前記電圧増幅器１１の入力信号の変化乃至スピー
カインピーダンスの変化に伴う前記電力増幅回路
１２の出力波形のクリツプ・歪みを除くための一
定の制御信号を出力する制御信号発生回路として
機能するものである。
１８は、前記コンパレータ１７からの出力を受
けて作動し、その出力を所定時間持続させる単安
定マルチバイブレータである。
けて作動し、その出力を所定時間持続させる単安
定マルチバイブレータである。
１９は、前記単安定マルチバイブレータ１８の
出力を受けて作動し、前記電子的スイツチS1，
S2，S3を、上記出力Vi又は上記出力Vpに従い、
S1をOFF、S2，S3をONさせるように構成してい
る制御回路である。つまり、該制御回路１９は、
前記単安定マルチバイブレータ１８とで前記電圧
増幅器１１の入力信号の変化又はスピーカインピ
ーダンスの変化に伴う前記電力増幅回路１２の出
力波形のクリツプ・歪みを除くためのスイツチ制
御回路を構成しているのである。
出力を受けて作動し、前記電子的スイツチS1，
S2，S3を、上記出力Vi又は上記出力Vpに従い、
S1をOFF、S2，S3をONさせるように構成してい
る制御回路である。つまり、該制御回路１９は、
前記単安定マルチバイブレータ１８とで前記電圧
増幅器１１の入力信号の変化又はスピーカインピ
ーダンスの変化に伴う前記電力増幅回路１２の出
力波形のクリツプ・歪みを除くためのスイツチ制
御回路を構成しているのである。
如上の構成であるから、スピーカ・インピーダ
ンスＺ≧8Ωのときには、電圧検出回路１４が働
く。
ンスＺ≧8Ωのときには、電圧検出回路１４が働
く。
この場合、普段、第１図に示すように、三つの
電子的スイツチS1，S2，S3は、S1がON、S2，S3
がOFFの状態にあり、すなわち、電力増幅回路
１２がＡ級増幅の態勢にあつて、メイン・アンプ
１は、小さな入力信号に対してＡ級動作する。
電子的スイツチS1，S2，S3は、S1がON、S2，S3
がOFFの状態にあり、すなわち、電力増幅回路
１２がＡ級増幅の態勢にあつて、メイン・アンプ
１は、小さな入力信号に対してＡ級動作する。
また、入力信号の電圧レベルが所定レベルより
以上に大きくなると、電圧検出回路１４が出力Vi
を生じ、これがコンパレータ１７の方形波に形成
され、かつ、該方形波が幅狭で繰り返す場合にも
後続回路にチヤタリングが生じないよう単安定マ
ルチバイブレータ１８で時間延長されて、制御回
路１９へともたらされ、該制御回路の作動により
三つの電子的スイツチS1，S2，S3は、S1がOFF、
S2，S3がONし、AB級乃至Ｂ級態勢となる。し
たがつて、メイン・アンプ１の出力波形は、入力
信号が大きくなつてもクリツプを生ぜず、歪みを
生じない。
以上に大きくなると、電圧検出回路１４が出力Vi
を生じ、これがコンパレータ１７の方形波に形成
され、かつ、該方形波が幅狭で繰り返す場合にも
後続回路にチヤタリングが生じないよう単安定マ
ルチバイブレータ１８で時間延長されて、制御回
路１９へともたらされ、該制御回路の作動により
三つの電子的スイツチS1，S2，S3は、S1がOFF、
S2，S3がONし、AB級乃至Ｂ級態勢となる。し
たがつて、メイン・アンプ１の出力波形は、入力
信号が大きくなつてもクリツプを生ぜず、歪みを
生じない。
次に、スピーカ・インピーダンスＺ＜8Ωのの
際には、電流検出回路１６が働く。
際には、電流検出回路１６が働く。
この場合、スピーカ１５に流れる電流がクリツ
プ・歪みを生じない範囲内のとき、すなわち、
12W以内のときに、第１図のＡ級態勢にあるが、
それ以上に電流値になつたときに、電流検出回路
１６に出力Vpが現れ、これにより前回同様に、
コンパレータ１７→単安定マルチバイブレータ１
８→制御回路１９と次々に作動して、三つの電子
的スイツチS1，S2，S3は、S1がOFF、S2，S3が
ONし、AB級乃至Ｂ級態勢となる。したがつて、
メイン・アンプ１の負荷、すなわち、スピーカ１
５のインピーダンスが、小さくなる方向に変わつ
ても、これによつてはクリツプを生ぜず、歪みを
生じない。
プ・歪みを生じない範囲内のとき、すなわち、
12W以内のときに、第１図のＡ級態勢にあるが、
それ以上に電流値になつたときに、電流検出回路
１６に出力Vpが現れ、これにより前回同様に、
コンパレータ１７→単安定マルチバイブレータ１
８→制御回路１９と次々に作動して、三つの電子
的スイツチS1，S2，S3は、S1がOFF、S2，S3が
ONし、AB級乃至Ｂ級態勢となる。したがつて、
メイン・アンプ１の負荷、すなわち、スピーカ１
５のインピーダンスが、小さくなる方向に変わつ
ても、これによつてはクリツプを生ぜず、歪みを
生じない。
以上の実施例では、電力増幅回路１２の入力段
のバイアスと電源電圧の双方を切り換えるように
しているが、電源電圧だけを切り換えてもよい。
のバイアスと電源電圧の双方を切り換えるように
しているが、電源電圧だけを切り換えてもよい。
本発明によれば、入力信号の増大に対する級の
自動切換えばかりでなく、負荷インピーダンスが
低下して出力が増大した場合にも級の自動切換え
が得られて、出力波形のクリツプが前面的に防止
され、歪みが防止される。また、省エネルギー対
策として、AB級乃至Ｂ級のものにおいて、入力
によつて電源電圧を切り換え、増幅器内の電力損
失を軽減することにも使用できる。
自動切換えばかりでなく、負荷インピーダンスが
低下して出力が増大した場合にも級の自動切換え
が得られて、出力波形のクリツプが前面的に防止
され、歪みが防止される。また、省エネルギー対
策として、AB級乃至Ｂ級のものにおいて、入力
によつて電源電圧を切り換え、増幅器内の電力損
失を軽減することにも使用できる。
第１図は、本発明の実施例を示す回路図、第２
図は、要部の他の例を示す回路図、第３図、第４
図は、説明図である。 １……メイン・アンプ、１２……電力増幅回
路、１５……スピーカ。
図は、要部の他の例を示す回路図、第３図、第４
図は、説明図である。 １……メイン・アンプ、１２……電力増幅回
路、１５……スピーカ。
Claims (1)
- 【特許請求の範囲】 １ 電力増幅段と、該電力増幅段を駆動する電圧
増幅段と、該電圧増幅段の入力回路に前記電力増
幅段で出力波形のクリツプ・歪みを生ずる一定レ
ベル以上の入力信号のあつたことを検出する電圧
検出回路と、前記電力増幅段にスピーカインピー
ダンスの変化に伴い出力波形のクリツプ・歪みを
生ずる一定レベル以上の出力電流のあつたことを
検出する電流検出回路と、前記電圧検出回路に発
生する検出電圧又は前記電流検出回路に発生する
検出電圧に応答して前記電圧増幅段の入力信号の
変化乃至前記スピーカインピーダンスの変化に伴
う前記電力増幅段の出力波形のクリツプ・歪みを
除く一定の制御信号を出力する制御信号発生回路
と、その制御信号により前記電圧増幅段の入力信
号の変化乃至前記スピーカインピーダンスの変化
に伴う前記電力増幅段の出力波形のクリツプ・歪
みを除くべく前記電力増幅段をＡ級からAB級乃
至Ｂ級に切り換える切換え手段とから成る増幅
器。 ２ 前記電力増幅段をＡ級からAB級乃至Ｂ級に
切換える前記切換え手段として、前記電力増幅段
の電源電圧を切り換える電子的スイツチと前記電
力増幅段の入力回路のバイアス電圧を切り換える
電子的スイツチを設け、かつ、これらの電子的ス
イツチを前記制御信号発生回路からの制御信号に
基づいて切り換えるスイツチ制御回路を設けて成
る特許請求の範囲第１項記載の増幅器。 ３ 前記制御信号発生回路として、前記電圧検出
回路からの検出電圧乃至前記電流検出回路からの
検出電圧を入力して所定の信号を出力するコンパ
レータを設け、また、前記スイツチ制御回路とし
て、前記コンパレータからの出力を所定時間持続
させる単安定マルチバイブレータを設け、かつ、
該単安定マルチバイブレータからの出力に基づい
て前記電子的スイツチを切り換える制御回路を設
けて成る特許請求の範囲第２項記載の増幅器。 ４ 電力増幅段と、該電力増幅段を駆動する電圧
増幅段と、該電圧増幅段の入力回路に前記電力増
幅段で出力波形のクリツプ・歪みを生ずる一定レ
ベル以上の入力信号のあつたことを検出する電圧
検出回路と、前記電力増幅段にスピーカインピー
ダンスの変化に伴い出力波形のクリツプ・歪みを
生ずる一定レベル以上の出力電流のあつたことを
検出する電流検出回路と、前記電圧検出回路に発
生する検出電圧又は前記電流検出回路に発生する
検出電圧に応答して前記電圧増幅段の入力信号の
変化乃至前記スピーカインピーダンスの変化に伴
う前記電力増幅段の出力波形のクリツプ・歪みを
除く一定の制御信号を出力する制御信号発生回路
と、その制御信号により前記電圧増幅段の入力信
号の変化乃至前記スピーカインピーダンスの変化
に伴う前記電力増幅段の出力波形のクリツプ・歪
みを除くべく前記電力増幅段の電源電圧を切り換
える切換え手段とから成る増幅器。 ５ 前記電力増幅段の電源電圧を切り換える前記
切換え手段として、前記電力増幅段の電源電圧を
切り換える電子的スイツチを設け、かつ、該電子
的スイツチを前記制御信号発生回路からの制御信
号に基づいて切り換えるスイツチ制御回路を設け
て成る特許請求の範囲第４項記載の増幅器。 ６ 前記制御信号発生回路として、前記電圧検出
回路からの検出電圧乃至前記電流検出回路からの
検出電圧を入力して所定の信号を出力するコンパ
レータを設け、また、前記スイツチ制御回路とし
て、前記コンパレータからの出力を所定時間持続
させる単安定マルチバイブレータを設け、かつ、
該単安定マルチバイブレータからの出力に基づい
て前記電子的スイツチを切り換える制御回路を設
けて成る特許請求の範囲第５項記載の増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56062895A JPS57176813A (en) | 1981-04-24 | 1981-04-24 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56062895A JPS57176813A (en) | 1981-04-24 | 1981-04-24 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57176813A JPS57176813A (en) | 1982-10-30 |
| JPH0474884B2 true JPH0474884B2 (ja) | 1992-11-27 |
Family
ID=13213433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56062895A Granted JPS57176813A (en) | 1981-04-24 | 1981-04-24 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57176813A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5963805A (ja) * | 1982-10-04 | 1984-04-11 | Hideo Ikeda | 増幅装置 |
| JPS6139706A (ja) * | 1984-07-31 | 1986-02-25 | Matsushita Electric Ind Co Ltd | 電力増幅器の出力制限装置 |
| US8441319B2 (en) * | 2011-06-17 | 2013-05-14 | Analog Devices, Inc. | Method and apparatus for biasing rail to rail DMOS amplifier output stage |
-
1981
- 1981-04-24 JP JP56062895A patent/JPS57176813A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57176813A (en) | 1982-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JPS5866432A (ja) | 広帯域線形キヤリア電流増幅器 | |
| JPH0474884B2 (ja) | ||
| US6765437B2 (en) | Audio amplifying circuit | |
| JP2511399Y2 (ja) | コンパレ―タ回路 | |
| WO1992004769A1 (en) | Power amplifier with current limiting means | |
| JPS5840415B2 (ja) | カヘンインピ−ダンスニ レンゾクテキニ キヨウキユウスルデンリユウオ セイゲンスルソウチ | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| JPH0522993Y2 (ja) | ||
| JPS6179310A (ja) | 電力増幅器の出力制限装置 | |
| JPS631219A (ja) | 送信電力制御機能を有する送信増幅装置 | |
| JPS6155282B2 (ja) | ||
| JPH01288072A (ja) | 自動バイパス装置 | |
| US3495039A (en) | Amplifier | |
| JPH0462207B2 (ja) | ||
| JPS6046848B2 (ja) | 負荷保護回路 | |
| KR790001825Y1 (ko) | 펄스폭 변조증폭기의 보호회로 | |
| JP3115612B2 (ja) | 増幅回路 | |
| JP2965567B2 (ja) | 低周波増幅回路 | |
| JPS597837Y2 (ja) | 出力回路の異常検出装置 | |
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JPS5868306A (ja) | プツシユプルアンプの過電流保護回路 | |
| JPH07326939A (ja) | リミッタ回路 | |
| JPS60189304A (ja) | 高周波入力アンプ | |
| GB2315173A (en) | Audio amplification systems |