JPS6055596A - 不揮発性ｒａｍメモリを備えたマイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不揮発性メモリをｉ＋ｉｆｉえた構造のマイク
ロコンピュータ夕に関−４−ル。

〔従来の技術〕

マイクロコンピュータ番５１″ｊ１ｎ常セントラル・プ
ロセッシング・コ、ニット（ＯＩ）　ＩＪ）　、クー１
オンリー・メモリ　（ＲＯＭ）　、ランダム・アクセス
・メモリ　（ＲＡＭ）やその他いくつかの補助機能、例
えば入出力装置等から構成されている。

マイクロコンピゴ、−夕が、処叩そして／または制御の
用途に用いられる時し１、種々のＷなった理由や必要性
のために、記憶された情報が電源が切断された場合に保
持されるｉｉＪ能Ｐ１を備え（５） ていることが要求される。

そのような目的のため、近年マイクロコンピュータ内に
記憶された情報を保持するための、ＥＥＰＲＯＭ　（エ
レクトリカリ−・イレーザブル・プログラマブル・リー
ドオンリーメモリ）と呼ばれる不揮発止メモリエレメン
トがマイクロコンピュータに組み込まれてきている。

しかしながら、ＥＥＰＲＯＭのような不揮発止メモリを
使用すると、重大な制限を強いられることになる。

ａ）新しいデータを記憶させたい時はいつでも、マイク
ロコンピュータは記憶するための特別な順序の動作を行
うことが必要である。そのような動作には所定の実行時
間（約１０ｍ５程度）が必要であるので、これがマイク
ロコンピュータのスピードを限っている。それゆえ、マ
イクロコンピュータは余儀なくその指令プログラムの実
行を遅くさせられ、そしてまた限定された時間内では限
られた量の情報しか記憶することができない。

（６） ｂ）不（１１！発性メＴ；リセルの電気的状態の変換サ
イクルは限られている。（例えば１００００１トイクル
）ブリダラムの）ｍ常の実行の時に、叩１ｇ、給電停止
に代表されるような必要が起ごイ１１１１に、＋’＋ｉ
ｉ記メモリセメモリセル報の記憶がｌ（されると、これ
によりメモリは無用なエージングを受け取ることになる
。

Ｃ）一方、もしマイクロごｌンピュータにより処理され
る情報が、マイクｌ：１　：：Ｉンピ１．−夕のｉ！ｌ
］常の動作中におけるスピードの減少を防くために、そ
して同）、１Ｇこメモリセルのエージングを制限するた
めに、セルの電気的状態を、情＋１４を救うために必要
な時だし１″Ｆ：デイツプ・イ１することによって、電
源の切断の時だけ不）１１）発性メモリに記憶されると
すると、その時ば電ＹＪＧｆの切１折の検出が必要とな
り、また一方、同し電源を蓄電エレメントによって維持
することも必要となる。

ストレージのために必要な時間のために、即ち、時間の
ためによりしく、より大きくすることは記憶される情報
の量に等しく、大きなコス（７） １・とかなりの電源回路の複雑さを伴う。その上、プロ
グラムを絹む上で特別な動作手順が必要となる。

〔発明の目的〕

本発明０月１的はｌ’＋ｉｉ記Ｕｆｌ来技術の欠点を伴
わ°４′、電源ラインの切断（または異なった出所から
の電源の切断に相当する信号）があった場合に、情報の
記憶を可能とすることができる適正な不揮発性メモリエ
レメントを備えたマイクロコンピュータを実現すること
である。

〔発明の構成〕

前記目的を達成する本発明は、通常のＲＡ　Ｍの部分的
あるいは全体的な置換によって得られた一体構造のマイ
クロコンピュータであって、前記一体構造は制御および
電圧逓倍回路を備えた不揮発性ＲＡＭメモリを含んでお
り、前記不揮発性ＲＡＭは電源の切断（またはそれに相
当する信号の送信）の起こる時に、自動的に記１．ａ状
態をとることができる不揮発性ＲＡＭセルのマトリクス
によって構成されていることを特徴（８） としている。

電源の切断に自動的に対応゛４−る不１ｉ１！発性ＲＡ
Ｍメモリを（（１’　ＪＪＩ目゛ることは、マイクロコ
ンピュータを通常の形態に、そしてプログラムをｉｍ常
の進行を保ち、またり°イクルスＵ−や不揮発性メモリ
セルの早期エージング現象を防くということを理解する
の＆Ｊ容易である。

同時に、それは必要な時に情報がす早く、自動的に記憶
されるということを実証する。実際的には電源が切断さ
れた（また（１１他の同じような影響のある出来事が起
こった）場合に、情報が維持されるごとにより全゛Ｃ不
変のまま残るのである。

〔実施例〕

以下添付図面に詳細に図示された具体例によって、本発
明の特徴はいっそう明らかになる。

第１図によれば、モノリシック構造物５ｏの中は、従来
技術と本発明とをそれぞれ区別するために記号的に２つ
の部分５０ａと５　ＯＬ＋とに分けられており、本発明
に係るマイクロ７ンピ（９） ュータの重要部分がそこには示されている。

従来技術にあるように、マイクロコンピュータは、セン
トラル・プロセッシング・ユニット（ＣＰＵ）５１、リ
ードオンリー・メモリ　（ＲＯＭ）５２と、ランダム・
アクセス・メモリ（ＲＡＭ）５３、そしてここでは詳し
く説明されないが、その他種々の回路および機能から構
成されている。

一方、本発明によれば、制御用の付加回路と電圧逓倍器
５５とを備えた不揮発性ＲＡＭメモＵ　５４が従来技術
に付加されており、前記電圧逓倍器から高い電圧Ｈが得
られ、その電圧は電源が切断された場合にこれを暫定的
に保持する蓄電エレメントを充電するのに使用されるの
である。外部信号Ｒに制御されるリセントロジソク５６
は、電源が切断された瞬間、そしてオンされた瞬間に信
号Ｒに従ってその動作を行わせるために、回路５５とＣ
ＰＵ５１とに組合せられている。

不揮発性ＲＡＭ５４と、逓倍および制御回路（１０） ５５そして、リーレソトロジソク５〔ｊに引−りゎ１成
されるイー１加構成のｉ′を細は、第２図に示されてお
り、ここに番ｆ　ＲＡ　Ｍ　５４が一般記−Ｊを用いζ
ｆＡ’ｉかれているが、それは不揮発性ＲＡ　Ｍ　１’
ニル５７のマトリクスによって構成されているとちえら
れている。ＣＰ　１．１５１はバス点呼ばれるそれぞれ
のライン５　Ｉｔと５９とを浦じ′（ア１−ルス信υを
送り、データ信すを送る（または治う）。１゜述の具体
例Ｇ、１第３図に関連しｔ”ｆ＆にＡ’ｆ’　ｉホされ
る。

逓イ（η及び制御量１／３５５は２つのスイッチＧ。

（！：　６１　ヲ（Ｎｉｉ　ニー（：ｌ；　”）、ソ；
ｔ’１．　；ｒ　ｌ：ｌ’、　ｉｎｎ常ノＱｉｊ＋　ｆ
ｌＵ、’、　態ではメモリ５４０）１ピル５７にそ＋ｌ
’Ｌ　ｆれ５Ｖと２０　Ｖ　（７）　電圧Ｖ　ｃｃ、と
Ｖｐｐとを給電し、それは同セルが双安定間ＩＩ８のＩ
？　Ａ　Ｍメモリ、’ｒ−１／メントとして１＝常の動
作をするノコめであ、ろ。しがしながら、ロジック５Ｇ
の制御の１）とで番、１、＋’＋ｉｉ記２つのスイッチ
４：ｔ　＋１ｉｉ記電１１：を修Ｉ［″することができ
、前記セルにそれぞれ２０ＶとＯｖの電圧をもたらす。

これは電源がＩＪ月折されたｌｌｑ間に１ンへＭ５／ｌ
の中にデータを記憶するためである。ヌイｙ−ｆ〜６゜
は必要なＶｃｃの（ｉｌｊを形成するために、ロジック
５６に制御される電圧逓倍器６２及び電圧レギプーレー
クと［Ａ／ｌ同して、電圧逓倍器６４　（この電圧逓倍
器からは信号Ｈも得られる）によって給電され、そして
１１シツク５６に制御されるリミッタ６３のレートを増
大させる。スィッチ６１番１１″今度はロジック５６に
制御される電圧逓倍器６６によって給電される電圧制限
器６５と協同する。後者は電圧ｖｐｐに制御され、ＣＰ
ＴＪ５１に信号Ｓを送るごとがｉｈＪ能である。

前述したよ・うに、メモリｌマＡＭ５４は不揮発１１１
セル５７のマトリクスから構成されている。

これらのセルは好ましくは第３図に示されるようなもの
である。すなわち、本願出願人が１９８３年７月２７０
に出願したイタリア特許願陽２２２５６Ａ／８３に記載
されてむ）るようなものである。

上述の出願の詳細な説明を参照してここでは簡単な説明
がなされる。

第３図にはメタル−オキザイドーセミコンダクタ（ＭＯ
Ｓ）技術により実現される不揮発性ランタ゛ム・アクセ
ス・メ丁〜１　（＋’？ＡＭ）がゴ、されている。

上ｊ４’＞の回１／３では、レルば実Ｔ１的には八と１
３との２つの部分から構成されて」９句、Ａ部分番、１
不揮発性メモリエレメントを備えた双安定回路を示し、
Ｂ部分は通常の双安定動作状態（即ぢ、スタティックＲ
ＡＭとしての状態）から双安定回路の状態に関連した情
報の記憶状態への変更を行い、そして、記憶された情報
のｉＳＬ帰を行う部分である。

双安定回路、即ちＡ部分は通常２つの連絡された分岐回
路から構成されており、これらは電源ラインＶ（第２図
のスイッチ６ｏに制御される）とアースとの間に展開さ
れている。分岐回路の一方は直列に接続されたトランジ
スタ３゜８．９を含んでお幻、トランジスタ８は“デプ
レッション”型であり、双安定回路の負荷トランジスタ
のうちの一つを構成している。一方、トランジスタ９は
同回路の駆動Ｉ・ランジスタを構成している。ところが
、トランジスタ３は後（１３） 述されるプログラミングステソプにおける制御トランジ
スタとして動作する。

双安定回路の他方の分岐回路はトランジスタ４．５，７
．１１を含んでおり、トランジスタ４゜７．１１はそれ
ぞれもう一方の分岐回路のトランジスタ３，９．８に連
絡されている。双安定回路の相互連絡は、トランジスタ
９のゲートと、他方の分岐回路のトランジスタ７とトラ
ンジスタ１１との間にある回路結合点１６との間の交差
接続と、トランジスタ１１のゲートと、他方の分岐回路
のトランジスタ８とトランジスタ９との間にある回路結
合点１５との間の交差接続によって実現される。

しかしながら、トランジスタ７の容量はトランジスタ８
の容量の約半分であり、それゆえ−上述のトランジスタ
７は他の分岐回路の電流に対して自分の分岐回路の電流
を２倍の値にセットする傾向にあるということは注意し
なければならない。その−１＝、トランジスタ１１はト
ランジスタ９より容量が大きく、従って、同じゲート（
１４） 電圧とドレイン電流ではトランジスタ１１のドレイン電
圧がトランジスタ９の１ツイン電圧よりも高くなるごと
になる。

この左右の非対称性は装置定量１１８の作用を乱すこと
がないが、（多体するようにそれる。１双安定回路がオ
ンされる時に双安定回路の状態に影響を与える。

エンハンスメント型のトランジスタ５は、そのトレイン
結合点２０とソース結合点１つとが、電気的にプロゲラ
Ｊ・可能な不揮発性メモリ工ｌノメント６に並列に接続
されており、このメモリエレメント６番、１そのフロー
ティングゲ−１・１８とプログラミングゲ−１・２１と
がトランジスタ３と他の分岐回路のトランジスタ８との
間の中間結合点１７に接続され）、−例とし°（描かれ
ている。

さらに詳しく述べると、不揮発性メモリエレメント６は
実施例としてＩＪＳ特許問、４，２０３，１５８号公報
に示される１ランジスタがら構成されると考えることが
できる。即ち、ごのトランジスタはトレイン２０とフロ
ーティングゲ−１−１８との間に挿入されたシリコンオ
キサイドの非常に薄い層（１００人）の存在に基づくも
のであり、これは導電性になる能力と適度な強さの電界
によって降伏さ−１・られると（ファウラー、ノードハ
イム効果）、フローティングゲート１８を充電（正にも
負にも）する能力とを備えている。

フローティングゲート１８の充電においては、一方では
後述する現象により不揮発止エレメント６がほとんどト
ランジスタ５を短絡することができるか否かに依存して
いる。

ところが、トランジスタ５が短絡されないとトランジス
タ５ばその電圧降下により双安定回路の動作に影響を与
えないが、トランジスタ５は結合点１６における高電位
（ロジソクレヘル“１”）を低下させることだけは行う
。

交換制御はワードライン２４に制御されるゲートを備え
たトランジスタ１０と１２を通じてビットライン２２と
２３（第２図のバス５９に接続されている）とから双安
定１１旧／３にそれぞれ与えられる。

ＲＡＭセルの１３部分、即ち、ブｌ’ｌグラミングまた
はプリチャージ部分はトランジスタ３と４のゲートと、
第２図のスイッチ６１に制御されるプログラミングまた
はプリチャージラインＷとの間に挿入された並列に接続
された２組のトランジスタ１，２と１３．１４を備えζ
いる。

トランジスタ１と１３のゲートは装置定量１／Ｎの駆動
トランジスタ９と１１のゲートにそれぞれ接続されてい
る。トランジスタ２と１４はエンハンスメント型であり
、それぞれのドレイン電極に接続されたケートを持って
いる。

第３図の不揮発性ＲＡ　Ｍセルの結合点の動作、そして
その結果、第２図の不揮発（！Ｌ　ＲＡ　Ｍメモリ５４
と、それから構成される第１図のマイクロコンピュータ
概略ば以下の通りである。

マイクロコンピュータの通電の動作状態において、ロジ
ック５６はスイッチ６１により全てのセル５７の電源ラ
インＷに電圧Ｖｐｐ＝　２０　Ｖ（１７） を印加しており、この２０ＶのラインＷの電圧は、約２
■のトランジスタ２と４　（エンハンスメント型）によ
る電圧降下を伴ってＩ・ランジスタ３と４のゲートに与
えられている。

その結果、ｌ　８　Ｖの電圧はトランジスタ３と４とを
極めて導電性のある状態にし、この場合、ラインＶ（セ
ル５７への５ｖの供給を容易にする電圧逓倍器６２の助
けを借りて第２図のスイッチ６０により５ｖに保持され
る）に不揮発性トランジスタ６の電極２Ｉと２０とを接
続する実質的な短絡回路として動作する。この状態では
回路は普通の双安定回路として動作し、前述したように
トランジスタ５の存在によっては影響を受けない。

信号Ｒの動作、電源の切断および同様の制御が行われた
後の場合は、これに反して以下のような動作方式となり
、双安定回路の状態に関した情報が保持される、即ち、
不揮発性メモリエレメント６のプログラミングと呼ばれ
る動作が行われる。

（１８） 信さＲとして伝達されるライン市川の市川降下は、第２
図の１゛１シツク５　ｆｉ、スイッチ６０と６１を通じ
てラインＷに電ＩＦ　Ｖ　１１１１からＯＶへの降下に
相当する電圧の１１（下をルしさせ、その後直ちに電源
ラインＶの電圧ＶｃｃをＯｖから２０■に立ち」二がら
・１！る。

更に詳しく述べれば、スイッチ６１はＯＶに切り換わり
、一方ブ１ニドツク６６　Ｌ：ｌその機能を失う。ロジ
ック５　Ｆｉ　ｌ：ｌΦ！、換が）１−じ人：１ｌｌｊ
にごれを牟金知し、それからブｒ：Ｉツクに４、（ｉ；
３の影響が受け入れられるよ・）にスイッチ〔；（）を
制御する。

これにより、ブ１１ツク６４で作Ｃ】れ、ブ「１ツク６
３　テｇｌＩｌＩＱ’ｌされた２０ｖの電１１ｇ力くセ
ル５７にノ用えられる。この、！、うな動作段階におい
て、セル５７の不揮発１工１ノメント６が１１１イυ、
を受けないように、ブロック６３番才電圧Ｖｒ、ｃの５
ｖから２０■への増加が徐々に行われるように調整する
。

双安定回路の置かれた電気的状態（即ら、分岐回路の１
〜ラン２゛２スタフ、１１を非環ＩＩＩでその結果、結
合点１６は高電位であり、分岐回路のトランジスタ８，
９は導通しており、その結果結合点１５ば低電位である
状態、逆もまた同様）によれば、トランジスタ１，１３
の内の１つはしかしながらそのゲートが高電位で、も・
５１つはゲートが低電位である。即ち、１つは導通して
おり、もう１つは非導通である。トランジスタ３，４の
うちの１つはそのゲートが２　（１７，Ｉの１−ランジ
スタ１，１３のうちの１つの導通状態にあるものを１ｆ
ｆｌじてアース（ラインＷの０電位）されており、それ
放卵導通である。

一方、他の１つは実質的には（同じトランジスタのゲー
ト容量と、関係する回路の結合点に組合された拡散容尉
によって）そのゲートの電荷を保持するので導通ずる。

トランジスタ２と１４はこの動作に影響を与えない、と
いうのはそれらは０■に等しいゲート−ソース間電圧を
備え、反ダイオードとして動作するからである。両方の
分岐回路のトランジスタ３，８．９とトランジスタ４，
７．１１はそれ放卵導通であり、そしてその結果、現時
点では約２０ＶのラインＶからの電流の吸収ム、１全く
化しない。

この状態で不揮発性メモリエ１．・メン１（ｉのプログ
ラミング１ｌｉｌ＋作は以下のように起こる。

供給電圧が切断された時点では、双安定回路は分岐回路
のトランジスタ／１，７．Ｉ＋が非導通状態にあり、分
岐回１／ｆｉ　（２）　トランジスタ３．８゜９が導通
状態にあって、結合点１７に接続する不揮発性エレメン
トのプログラミングゲ−１・はアース電位にあ幻、これ
に反して同し不揮発性エレメントの］゛レイン電極２０
は、トランジスタ４に前記トランジスタ４のデー１電位
を高電位に保つことによって保ａ＋ｒされノ、：導通に
よりラインＶの電位まで−上昇する。

この結果、もし不揮発性工１ノメント（ｉのフローティ
ングゲ−１−１１１が予め負に充電されていると、ドレ
イン２０からフローティングゲート１８への電流の流れ
が生じ、それがフローティングゲート１８を正に充電し
、これに反してフローティングゲート１８が既に正に充
電されて（２１） いるとすると、全てのものは前と同様の状態のままであ
る。それは通過電流が起こらないからである。

これは導電性に変化があり、その結果薄い酸化層を通っ
て電荷が流れる時は常に起こる不揮発圧エレメントのエ
ージング現象を制限する非常に重要なことである。

これに反して、もし、電源が切断された瞬間は、双安定
回路は枝分枝回路のトランジスタ４゜７．１１が導通状
態にあり、分岐回路のトランジスタ３，８．９が非導通
である状態にあり、不揮発圧エレメント６のプログラミ
ングゲート２１はトランジスタ３を通じてラインＶの電
位まで上昇する（この場合導通状態）という状態にある
。

一方、同じ不揮発圧エレメントのドレイン２０は、１−
ランジスタフと１１を通じてアース電位まで電圧降下す
る。

その結果、もし既に充電されていなければ、同じフロー
ティングゲート１８とドレイン２０（２２） 間を流れる電流によって、フＩ：Ｊ−ティングゲート１
８は負に充電される。

結論として、双安定回路の状態にＬｉ’、；　ｕて、不
揮発止ニレメンｌ−６は、既にｊ４りべたように電流の
吸収なしにそして強制的４１′充′１ｈと導電性の変化
なしに、それ１″口１のフ１ト号イングリー−１・１８
を正に充電したり、負に充電したりする。

（これら電流の吸収および強制的な充電と導電性の変化
し１、先の充電状態を仮にＩＩＶり消すことが必要な場
合に起こるもので＋、る。）この時点において、不揮発
性ニレメンｌ　６、ごれに関連する一１！ル５７そして
最終的にはＲＡＭ５４とマイクロ−１ンビＪ、−夕５０
と（１１以前にとられた状態に関連して情（・１１が記
１１．！される。

不揮発止ニレメンｌ　［ｉによって（ｒｉｆｔ実にされ
る充電状態は、装置定量１洛がプ１１ゲラミング１幾能
を持つ状態であり、ターンオンの１１、一点におＬｌる
同じ状態の回復に依存する。もし、〕〕１′１−ティン
グゲー１−１８が正に充電されると、実際には不揮発性
ニレメン１６はトランジスタ５を短絡し、大きな容量の
（そして当然大きな抵抗でもある）トランジスタ１１を
結合して負荷１−ランジスタフの電流をＨＩＰ実に高く
し、それが結合点１６の電位を結合点１５よりも上昇さ
せる。その結果、双安定回路は分岐回路のトランジスタ
）（，９が導１ｆｆｌで、分岐回路のトランジスタ７゜
１１が非導通である最初の状態に復帰する。

これとは逆に、もし、プログラミングゲートプにおいて
、）１−１−ティングケート１８が負に充電されると、
トランジスタ５は不揮発性１〜ランシスタロによって短
絡されず、わずかな遅延をもってターンオンする。（Ｆ
レイン２０からソース１９への電圧の流れが必要である
。）結合点１５の電圧を結合点１６の電圧よりも早＜−
１＝界させ、このようにして双安定回路は分岐回路のト
ランジスタ７．１１が導通、分岐回路のトランジスタ８
．９が非導通である初期状態に戻るのである。

前述したように、本発明のマイクロコンピュータは、情
報処理の通常動作中は、既に定められたプ１コグラムに
従って液晶のスピー１で全く通常の動作を行うが、電源
がＩＪ＋断された場合（あるいは他のｔｒ＋似する事象
が起ごった場合）のデータの記す、ａは、特別のプロゲ
ラＪ、の変り４なしに、自動的にかつず甲く実行可能で
あるとい・うことは容易に１１！Ｉφ１できる。また、
電源が電圧降下した後に記憶を行うことも可能であり、
そのような目的のために電圧Ｈによって適当にプリチャ
ージされたコンデンサの電荷を使用するごとによって、
不揮発性ＲへＭ→？ル５の消費ばほぼゼロであるとＩＩ
なすことができる。）１；た、セル５７の不揮Ｂ　ｆ’
ｌ　、メモリエレメント６の電（！ｉｌ　Ｏ）変化は、
情報を記憶する時と、セルの前の状態が要求と異なる場
合だＬｌ起こり、エーシング現象は最小に限定されると
いうことも注意すべきである。

しかしながら、ターンオン時には全て前の状態に復帰す
る、即ち全てのセル５７１１元の記憶状態に復帰するの
である。

【図面の簡単な説明】

（２５） 第１図は本発明に係るマイクロコンピュータの概略構成
図、第２図は前記マイクロコンピュータに含まれる不揮
発性ＲＡＭメモリの詳細および関連制御と電圧逓倍回路
を詳細に示すブロック図、第３図は前述の不揮発性ＲＡ
Ｍメモリにより構成された不揮発性メモリセルの実施例
の詳細を示す回路図である。 １〜５・・・トランジスタ、６・・・メモリエレメント
、７〜１４・・・トランジスタ、１５・・・回路結合点
、１６・・・結合点、１７・・・中間結合点、１８・・
・フローティングゲート、１９・・・ソース接続点、２
０・・・ドレイン接続点、２１・・・プログラミングゲ
ート、２２．２３・・・ビットライン、２４・・・ワー
ドライン、５１・・・ＣＰＵ、５２・・・ＲＯＭ。 ５３・・・ＲＡＭ、５４・・・不揮発性ＲＡＭメモリ、
５５・・・電圧逓倍器、５６・・・リセットロジック、
５７・・・ＲＡＭセル、６０．６１・・・スイッチ、■
・・・電源ライン、Ｗ・・・プログラミングまたはプリ
チャージライン、■、・・・主給電ライン。 （２６） 第１頁の続き ０発　明　者　ロベルト・フィナウリ　イタリア共和国
。 二　−ノ、１２ ０発　明　者　マウリツィオ・ガイボ　イタリア共和国
。 ツチ　ノ、２ ６０１２５　アンコナ　ヴイア・ティツィア２００３０
　バルラッシーナ　ヴイア会ミラ５７５−

Claims (1)

1. 【特許請求の範囲】 １、一体構造のマイクロ：１ンピユータであって、前記
   一体構造は制御および電圧逓倍回路を備えた不揮発性Ｒ
   ＡＭメモリを含んでおり、前記不揮発性ＲＡＭは電源の
   切断（または他の類似した事象）の起こる時に、自動的
   に記憶状態をとることができる不揮発性ＲＡＭセルのマ
   トリクスによって構成されていることを特徴とする一体
   構造のマイク１１：１ンピュータ。 ２、前述のどの不揮発性１？　Ａ　Ｍセルも交７ノに導
   通となったり非導通となったりする２つの相ｆＩ−に連
   絡する分岐回路を（ｄｉ＋えており、前記分岐回路の１
   つは不揮発性メモリエレメントを含んでおり、そのメモ
   リエレメントは２つの異なっ六：電気的状態の一方もし
   くし才他方の状態のｔ）とでプロゲラＪ・可能であり、
   その状態Ｇ、１前記双安定（１）　。 回路が電源ラインが切断した時の状態であるか、または
   他の類似した事象が起こった時の状態であり、またメモ
   リエレメントは前記電源ラインがターンオンした時の双
   安定回路の前記状態への復帰を引き起こすことも可能で
   あって、前記双安定回路のどちらの分岐回路も制御スイ
   ッチニレメン１〜を含んでおり、それらは電源の状態と
   双安定回路の他方の分岐回路の状態によって制御され、
   その結果前記電源の切断により、双安定回路の非導通状
   態の分岐回路が、電流吸収なしに前記不揮発性エレメン
   トのプログラミングのために同じ双安定回路の導通状態
   の分岐回路の非導通を引き起こすことを特徴する特許請
   求の範囲第１項記載の不揮発性ＲＡＭメモリを備えたマ
   イクロコンピュータ。 ３、前記制御スイッチエレメントが前記双安定回路のそ
   れぞれの分岐回路の間に挿入されたトランジスタと、電
   源ラインの切断に反応して一時的に高い電圧に切り換わ
   る低電圧ラインとから構成され、前記制御トランジスタ
   は、電源う（２） インが切断した時に切り換わって）２−スミ位となルコ
   とができる１１１１電１１の？Ｉｉ　ｉ’Ｊｒ＋Ｉ　’
   ｙ　ｆ、’／　ｌ：：、　ｌｌ；　Ｌｊするゲートとを
   備えており、前記接続はそのゲート電圧が双安定回路の
   前記他方の／、）岐回１／３の状態に依存する状態検出
   １ランジスタを含んでいることを特徴とする’ｆ’ｒｉ
   ｉ’＋請求の範囲ｆ（Ｓ　２　＋ｌ’ｉ記載の不揮発性
   １？ＡＭメモリを備えたマイク瞥＝１コンピュータ。 ４、前記不揮発性メ′Ｅリエレメン１は、そのフローテ
   ィングゲートが、装置）ｉコ回１／８の分岐回路と直列
   に位置する回路結合点に接続さ＋＋、　ｆ、＝プ１１グ
   ラミングゲ−１と、装置定回１−８の他力の分岐回路に
   挿入されノこ短絡可能な１ランジスタの、１つになった
   ド１ツインとソース塩４Ｉｌｆｉ　ｔ、’：、並列に接
   続された２つのＦ　Ｌ−インとソース電極との間に挿入
   されＣいる、ことを特ｎ−＋　、＝する特許請求の範囲
   第３項記載の不揮発性ＲＡＭメモリを備えたマイクロコ
   ンピュータ。 ５、前記電源ラインの低−凸の変換のために、前記電圧
   制御おＪ、び電圧ｊｊＩ１倍回１／ｉ％　ｌ；ｌ、外部
   から（３） の制御に対して敏感で、電源の切断状態またはその他の
   類偵の事象状態を指示するリセ７　ｌ−Ｌ：１シツクに
   制御されるスイッチを含んでいることを特徴とする特許
   請求の範囲第３項記載の不揮発性ＲＡＭメモリを備えた
   マイクロコンピュータ。 ６、どの変換器も電圧制限器を備えた電圧逓倍器に組合
   されており、前記電圧逓倍器は前記いずれのラインにも
   他方より大きい電圧を発生させることを特徴とする特許
   請求の範囲第５項記載の不揮発性ＲＡ　Ｍメモリを備え
   たマイクロコンピュータ。 ７、低電圧う、インに接続する電圧レギュレータには、
   また電圧増加リミッタが組合わされており、これは電源
   の切断に対応して前記低電圧を前記高電圧に増大する時
   の時間を調整できることを特徴とする特許請求の範囲第
   ６項記載の不Ｊｉｆｆ　発性ＲＡ　Ｍメモリを備えたマ
   イクロコンピュータ。 ８、前記制御および逓倍回路は高い電圧の信号（４） を作ることができ、これは蓄電上１ノメントの充電に使
   用され、そしてこの蓄電上【／メントは電源の切断後に
   予め設＞ｉｆされた１１．’、間だし１電源電ｊ１：。 を保持することができることを特徴とする特、ｉ１請求
   の範囲第１項記載の不揮発（ＩｆＲＡＭメモリを備えた
   マイクロコンピュータ。