JPS6057105B2 - 二重積分回路 - Google Patents
二重積分回路Info
- Publication number
- JPS6057105B2 JPS6057105B2 JP8798378A JP8798378A JPS6057105B2 JP S6057105 B2 JPS6057105 B2 JP S6057105B2 JP 8798378 A JP8798378 A JP 8798378A JP 8798378 A JP8798378 A JP 8798378A JP S6057105 B2 JPS6057105 B2 JP S6057105B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- amplifier
- inverting input
- resistor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明はＲＣ能動回路、特にＲＣ能動フィルタに用い
られる二重積分回路に関する。
られる二重積分回路に関する。
従来二重積分回路として第１図に示すように構成したも
のがある。
のがある。
即ち、かかる二重積分回路は入力端子ちを抵抗Ｒ、を介
して演算増巾器１の反転Ｖ３−１１１１■−ｓ゜ｃ、ｃ
。
して演算増巾器１の反転Ｖ３−１１１１■−ｓ゜ｃ、ｃ
。
Ｒ、Ｒ。（１−【（ｌｆｓｃ、Ｒ、）−Ａ。が得られる
。ここでＡｌ、Ａ。を一次位相遅れのモデルで近似する
と仮定すると次式が得られる。Ｂ、卜Ａｌ■ｙ、Ａ２■
ｙ（３）入力端に接続し、この増巾器１の反転入力端を
コンデンサＣｌを介して出力端に接続し、非反転入力端
を接地する。
。ここでＡｌ、Ａ。を一次位相遅れのモデルで近似する
と仮定すると次式が得られる。Ｂ、卜Ａｌ■ｙ、Ａ２■
ｙ（３）入力端に接続し、この増巾器１の反転入力端を
コンデンサＣｌを介して出力端に接続し、非反転入力端
を接地する。
また、増巾器１の出力端を抵抗Ｒ。
を介して演算増巾器２の反転入力端に接続し、この増巾
器２の反転入力端をコンデンサＣ２を介して出力端に接
続し、非反転入力端を接地する。また、この増巾器２の
出力端を出力端子を２に接続する。
器２の反転入力端をコンデンサＣ２を介して出力端に接
続し、非反転入力端を接地する。また、この増巾器２の
出力端を出力端子を２に接続する。
ところで、このように構成した積分回路は演算増巾器が
有限の帯域幅をもつことによつて高周波域て遅れ位相を
生じ理想二重積分回路としての動作からずれることがあ
る。
有限の帯域幅をもつことによつて高周波域て遅れ位相を
生じ理想二重積分回路としての動作からずれることがあ
る。
これを数式を使つて説明する。いま、各増幅器１、２の
開ループ利得をそれぞれＡｌ、Ａ。とすると、第１図に
おいて、り・■Ｖ″青Ｒ、＄、Ｖ”Ｖ。■Ｖ’、″、゛
■Ｔ・（１）Ｖ２＝−Ａ、Ｖ、Ｖ０＝−へＶ。
開ループ利得をそれぞれＡｌ、Ａ。とすると、第１図に
おいて、り・■Ｖ″青Ｒ、＄、Ｖ”Ｖ。■Ｖ’、″、゛
■Ｔ・（１）Ｖ２＝−Ａ、Ｖ、Ｖ０＝−へＶ。
が得られる。
また（１）式より１＋−）〕 （２）
但し、Ｂ、、Ｂ。
はそれぞれ増巾器の開ループ利得が１になる角周波数で
ＧＢ積と呼はれる。； そして（３）式を（２）式に代
入するととなる。ここで増巾器が理想的（Ｂｌ，Ｂ２→
Ｃｃ）てあるとすると、となり、これは二重積分回路の
伝達関数となる。
ＧＢ積と呼はれる。； そして（３）式を（２）式に代
入するととなる。ここで増巾器が理想的（Ｂｌ，Ｂ２→
Ｃｃ）てあるとすると、となり、これは二重積分回路の
伝達関数となる。
ところが、実際はＢｌ，Ｂ２は有限の値であるため、こ
れによつて生する位相ずれΔθ（ω）を計算するとが得
られる。
れによつて生する位相ずれΔθ（ω）を計算するとが得
られる。
但しＳ＝ｊω，Ｂｌ，Ｂｌ−は普通使用する周波数範囲
でωよりずつと大きいため次のように近似できる。従つ
て（７）式から明らかなようにオペアンプの有限帯域幅
により位相遅れを生じることが判る。
でωよりずつと大きいため次のように近似できる。従つ
て（７）式から明らかなようにオペアンプの有限帯域幅
により位相遅れを生じることが判る。
このためかかる二重積分回路を例えばステートバリアブ
ル回路に用いとるこの位相遅れのためにフィルタとして
中心周波数が高くなるとＱのずれが大きくなり最悪の場
合発振をもたらすことがあつた。従つて、従来の二重積
分回路ではフィルタとして使用し得る中心周波数が著し
く限定されてしまう。この発明はこのような欠点を除去
するためになされたものて所望の位相進み量を得られる
ようにすることによリステートバリアプル回路等に用い
たとき系全体の遅れ位相を補償することができこれによ
りフィルタとして使用し得る周波数範囲を広げることが
できる二重積分回路を提供することを目的とする。
ル回路に用いとるこの位相遅れのためにフィルタとして
中心周波数が高くなるとＱのずれが大きくなり最悪の場
合発振をもたらすことがあつた。従つて、従来の二重積
分回路ではフィルタとして使用し得る中心周波数が著し
く限定されてしまう。この発明はこのような欠点を除去
するためになされたものて所望の位相進み量を得られる
ようにすることによリステートバリアプル回路等に用い
たとき系全体の遅れ位相を補償することができこれによ
りフィルタとして使用し得る周波数範囲を広げることが
できる二重積分回路を提供することを目的とする。
以下、この発明の一実施例を図面に従い説明する。
第２図において、ｔは入力端子で、この入力端子ｔを抵
抗Ｒ１を介して演算増巾器１１の非反転入力端に接続す
る。この増巾器１１の非反転入力端をコンテンサＣ，を
介して演算増巾器１２の出力端に接続し、また反転入力
端をコンデンサＣ２を介して増巾器１１の出力端に接続
するとともに増巾器１２の反転入力端に接続する。また
増巾器１２の反転入力端を抵抗Ｒ２を介して同増巾器１
２の出力端に接続し、非反転入力端を接地する。更に、
増巾器１２の反転入力端を補償抵抗Ｒを介して接地する
。しかして、このような構成において、いま各増巾器１
１，１２の開ループ利得をそれぞれＡｌ，〜とし、また
図示各点の電位を■１〜Ｖ５とすると、第２図よりが得
られる。
抗Ｒ１を介して演算増巾器１１の非反転入力端に接続す
る。この増巾器１１の非反転入力端をコンテンサＣ，を
介して演算増巾器１２の出力端に接続し、また反転入力
端をコンデンサＣ２を介して増巾器１１の出力端に接続
するとともに増巾器１２の反転入力端に接続する。また
増巾器１２の反転入力端を抵抗Ｒ２を介して同増巾器１
２の出力端に接続し、非反転入力端を接地する。更に、
増巾器１２の反転入力端を補償抵抗Ｒを介して接地する
。しかして、このような構成において、いま各増巾器１
１，１２の開ループ利得をそれぞれＡｌ，〜とし、また
図示各点の電位を■１〜Ｖ５とすると、第２図よりが得
られる。
また（８）式よりが得られる。
ここで（９）式に±＝λおよび±＝？を代人するととな
る。
る。
従って、位相進み量■θ（ｗ）はとなる。
従って、かかる二重積分回路によれば（１１）式から明
らかなように周波数が大きくなると進み位相量は大きく
なるが、補償抵抗Ｒｃによつてこのときの進み量を加減
するとができ、これにより所望の位相進み量が得られる
ことになる。
らかなように周波数が大きくなると進み位相量は大きく
なるが、補償抵抗Ｒｃによつてこのときの進み量を加減
するとができ、これにより所望の位相進み量が得られる
ことになる。
次にこのような二重積分回路をステートバリアブル回路
に適用した一例を第３図に従い説明する。
に適用した一例を第３図に従い説明する。
第３図において、演算増巾器２１の反転入力端を抵抗Ｒ
を介して同増巾器２１の出力端に接続するとともに抵抗
Ｒを介して演算増巾器２２の出力端に接続し、また非反
転入力端を抵抗Ｒｃｌを介して入力端子ｔに接続すると
ともに抵抗Ｒを介して演算増巾器２３の出力端に接続し
、更に抵抗ＲＱを介して接地する。また、増巾器２１の
出力端を抵抗ＲＦｌを介して増幅器２２の非反転入力端
に接続する。一方、演算増巾器２２の非反転入力端をコ
ンデンサＣ１を介して増巾器２３の出力端に接続し、反
転入力端をコンデンサＣ２を介して同増巾器２２の出力
端に接続するとともに増巾器２３の反転入力端に接続す
る。また、増巾器２３の反転入力端を抵抗ＲＦ２を介し
て同増巾器２３の出力端に接続し、非反転入力端を接地
する。更に増巾器２３の反転入力端を補償抵抗ＲＯを介
して接地する。このような構成において、いま図示各点
の電位をＶｉＶｌ〜Ｖ７とすると、この回路の伝達関数
は各増巾器を理想化したときと書ける。
を介して同増巾器２１の出力端に接続するとともに抵抗
Ｒを介して演算増巾器２２の出力端に接続し、また非反
転入力端を抵抗Ｒｃｌを介して入力端子ｔに接続すると
ともに抵抗Ｒを介して演算増巾器２３の出力端に接続し
、更に抵抗ＲＱを介して接地する。また、増巾器２１の
出力端を抵抗ＲＦｌを介して増幅器２２の非反転入力端
に接続する。一方、演算増巾器２２の非反転入力端をコ
ンデンサＣ１を介して増巾器２３の出力端に接続し、反
転入力端をコンデンサＣ２を介して同増巾器２２の出力
端に接続するとともに増巾器２３の反転入力端に接続す
る。また、増巾器２３の反転入力端を抵抗ＲＦ２を介し
て同増巾器２３の出力端に接続し、非反転入力端を接地
する。更に増巾器２３の反転入力端を補償抵抗ＲＯを介
して接地する。このような構成において、いま図示各点
の電位をＶｉＶｌ〜Ｖ７とすると、この回路の伝達関数
は各増巾器を理想化したときと書ける。
この場合■１Ｖ２〜′３は夫々バイパス、バンドパス、
ロウバスであることが判る。また第３図の回路ては各増
巾器を理想化ており本来のステートバリアブル回路と全
く等価で受動素子に対する低感度の性質がそのまま保た
れている。ここで、第３図は抵抗ＲＯｌをオープンにし
て図示破線で示すように増巾器２１の反転入力端を抵抗
ＲＣ２を介して入力端子ｔに接続するようにしてもよい
。
ロウバスであることが判る。また第３図の回路ては各増
巾器を理想化ており本来のステートバリアブル回路と全
く等価で受動素子に対する低感度の性質がそのまま保た
れている。ここで、第３図は抵抗ＲＯｌをオープンにし
て図示破線で示すように増巾器２１の反転入力端を抵抗
ＲＣ２を介して入力端子ｔに接続するようにしてもよい
。
このようにすると但し、
、となる。
、となる。
このような第３図のものにおいて、各増巾器２１，２２
，２３が有限の帯域幅をもつものとし、それぞれの開ル
ープの利得をＡｌＡ２Ａ３とし、また１１（〜１〜ＦＩ
Ｒｃ′が得られる。
，２３が有限の帯域幅をもつものとし、それぞれの開ル
ープの利得をＡｌＡ２Ａ３とし、また１１（〜１〜ＦＩ
Ｒｃ′が得られる。
これにより各伝達関数の分母多項式は
Ｒ，．し伝達関数の実際のＱ，ωυをそれぞれ
Ｑ，ωυとするとωｖンムν２ノ が得られる。
Ｒ，．し伝達関数の実際のＱ，ωυをそれぞれ
Ｑ，ωυとするとωｖンムν２ノ が得られる。
従つて（１８）式より補償抵抗Ｒｃをに選ぶことにより
増幅器の有限帯域幅による位相遅れを補償できることに
なる。このように、この本発明の二重積分回路を適用し
たステートバリアブル回路にあつては積分回路の進み位
相の効果により系全体の位相遅れを補償することがてき
る。
増幅器の有限帯域幅による位相遅れを補償できることに
なる。このように、この本発明の二重積分回路を適用し
たステートバリアブル回路にあつては積分回路の進み位
相の効果により系全体の位相遅れを補償することがてき
る。
これにより有限帯域幅をもつ演算増幅器を使用するとき
フ，イルタとして使用し得る周波数範囲を従来のものに
比べ著しく広げることができることになる。一方、この
発明の二重積分回路を適用したステートバリアブル回路
として第４図に示すようなものが挙げられる。
フ，イルタとして使用し得る周波数範囲を従来のものに
比べ著しく広げることができることになる。一方、この
発明の二重積分回路を適用したステートバリアブル回路
として第４図に示すようなものが挙げられる。
この場合第４図は第３図と同一部分には同符号を付して
いる。すなわち、第４図ては演算増巾器２１の非反転入
力端を演算増巾器２２の反転入力端に接続し、反転入力
端を抵抗Ｒを介して増巾器２２の出力端に接続するとと
もに抵抗Ｒを介して増巾器２１の出力端に接続し、更に
抵抗ＲＣｌを介して入力端子ｔに接続するとともに抵抗
Ｒ，を演算増巾器２４の出力端に接続する。この増巾器
２４は反転入力端を抵抗Ｒを介して同増巾器２４の出力
端に接続するとともに抵抗Ｒを介して増巾器２３の出力
端に接続し、非反転入力端を接地する。その他は第３図
と同一なのでその説明を省略する。
いる。すなわち、第４図ては演算増巾器２１の非反転入
力端を演算増巾器２２の反転入力端に接続し、反転入力
端を抵抗Ｒを介して増巾器２２の出力端に接続するとと
もに抵抗Ｒを介して増巾器２１の出力端に接続し、更に
抵抗ＲＣｌを介して入力端子ｔに接続するとともに抵抗
Ｒ，を演算増巾器２４の出力端に接続する。この増巾器
２４は反転入力端を抵抗Ｒを介して同増巾器２４の出力
端に接続するとともに抵抗Ｒを介して増巾器２３の出力
端に接続し、非反転入力端を接地する。その他は第３図
と同一なのでその説明を省略する。
このような構成において、図示各点の電位をＶ，，■１
〜Ｖ４とするとが得られる。
〜Ｖ４とするとが得られる。
従つて、この回路の伝達関数は 一１ここでωυ−
ーと書ける。この場合第４図の回 ＣＲＦ路も受動
素子に対する感度は第３図のものと同じ程度低い。
ーと書ける。この場合第４図の回 ＣＲＦ路も受動
素子に対する感度は第３図のものと同じ程度低い。
ここで、第４図は抵抗Ｒ６ｌをオープンにして図示破線
で示すように増巾器２４の反転入力端を抵抗ＲＣ２を介
して入力端子ｔ″に接続するようにしてもよい。
で示すように増巾器２４の反転入力端を抵抗ＲＣ２を介
して入力端子ｔ″に接続するようにしてもよい。
このようにした場合は■１〜Ｖ４の信号が反転するのみ
てある。このような第４図のものにいても実際は各増巾
器２１〜冫４は有限帯域幅をもつている。
てある。このような第４図のものにいても実際は各増巾
器２１〜冫４は有限帯域幅をもつている。
従つて、第３図の場合と同じ要領で各伝達関数の分母多
項式を求めると、が得られる。
項式を求めると、が得られる。
これより、が得られる。
従つて（２３）式より補償抵抗Ｒ。をに選ぶと、増巾器
の有限帯域幅による位相遅れを補償できることになり、
上述と同様の効果が期待できる。尚、この発明は上記実
施例のみ限定されず要旨を変更しない範囲て適宜変形し
て実施できることは勿論である。
の有限帯域幅による位相遅れを補償できることになり、
上述と同様の効果が期待できる。尚、この発明は上記実
施例のみ限定されず要旨を変更しない範囲て適宜変形し
て実施できることは勿論である。
以上述べたようにこの発明によれば所望の位相進み量を
得られるようにすることによりステートバリアブル回路
等に用いたとき系全体の遅れ位相を補償することができ
、これによりフィルタとして使用し得る周波数範囲を広
げることができる二重積分回路を提供てきる。
得られるようにすることによりステートバリアブル回路
等に用いたとき系全体の遅れ位相を補償することができ
、これによりフィルタとして使用し得る周波数範囲を広
げることができる二重積分回路を提供てきる。
第１図は従来の二重積分回路の一例を示す回路図、第２
図はの発明の一実施例を示す回路図、第３図および第４
図は夫々この発明を適用したステートバリアブル回路を
示す回路図である。 １，２，１１，１２，２１，２２，２３，２４・・演算
増幅器、Ｃｌ，Ｃ２，Ｃ・・・・コンデンサ、Ｒ，Ｒｌ
，Ｒ２，ＲＦｌ，ＲＦ２，ＲＣｌ，ＲＣ２・・・・・・
抵抗、ＲＯ・・・・・・補償抵抗。
図はの発明の一実施例を示す回路図、第３図および第４
図は夫々この発明を適用したステートバリアブル回路を
示す回路図である。 １，２，１１，１２，２１，２２，２３，２４・・演算
増幅器、Ｃｌ，Ｃ２，Ｃ・・・・コンデンサ、Ｒ，Ｒｌ
，Ｒ２，ＲＦｌ，ＲＦ２，ＲＣｌ，ＲＣ２・・・・・・
抵抗、ＲＯ・・・・・・補償抵抗。
Claims (1)
- １ 第１の演算増巾器と、この第１の演算増巾器の非反
転入力端と入力端子の間に接続される抵抗と、上記第１
の演算増巾器の反転入力端とこの増巾器の出力端の間に
接続されるコンデンサと、上記第１の演算増巾器の反転
入力端に反転入力端が接続され且つ非反転入力端が接地
された第２の演算増巾器と、第２の演算増巾器の反転入
力端とこの増巾器の出力端の間に接続された抵抗と、上
記第２の演算増巾器の出力端と上記第１の演算増巾器の
非反転入力端の間に接続されたコンデンサと、上記第２
の演算増巾器の反転入力端と接地間に接続された補償抵
抗とを具備してなることを特徴とする二重積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8798378A JPS6057105B2 (ja) | 1978-07-19 | 1978-07-19 | 二重積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8798378A JPS6057105B2 (ja) | 1978-07-19 | 1978-07-19 | 二重積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5515553A JPS5515553A (en) | 1980-02-02 |
| JPS6057105B2 true JPS6057105B2 (ja) | 1985-12-13 |
Family
ID=13930044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8798378A Expired JPS6057105B2 (ja) | 1978-07-19 | 1978-07-19 | 二重積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057105B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257321A (ja) * | 1989-03-30 | 1990-10-18 | Sakae Tsushin Kogyo Kk | ジョイスティックコントローラ |
-
1978
- 1978-07-19 JP JP8798378A patent/JPS6057105B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257321A (ja) * | 1989-03-30 | 1990-10-18 | Sakae Tsushin Kogyo Kk | ジョイスティックコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5515553A (en) | 1980-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| EP0393717B1 (en) | Active filter circuit | |
| US4291276A (en) | Equalizer amplifier | |
| JP2005522906A (ja) | 積分器付きポリフェーズフィルタ | |
| US4275357A (en) | Active filter | |
| JPS6057105B2 (ja) | 二重積分回路 | |
| US5216375A (en) | Variable time-constant type differentiator | |
| US5594387A (en) | Amplifier circuit having nagative feedback loop for self-bias | |
| US5258716A (en) | All-pass filter | |
| JPH0758883B2 (ja) | 第二種フイルタ回路 | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| US3955150A (en) | Active-R filter | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JP3096131B2 (ja) | フィルタ回路 | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPS6117369B2 (ja) | ||
| JPH0621758A (ja) | バイカッドｏｔａ−ｃフィルタ | |
| JPS5822336Y2 (ja) | アクティブ・フィルタ−回路 | |
| JPH05335850A (ja) | Ｂｔｌアンプ | |
| JPH0691412B2 (ja) | アクティブフィルタ | |
| JP3030193B2 (ja) | フィルタ調整回路およびそれを用いたｙ／ｃ分離回路 | |
| JPS6241446Y2 (ja) | ||
| JP2692427B2 (ja) | Ｃ−ｍｏｓ対数ｉｆ増幅器 | |
| JPS6119219A (ja) | アクテイブフイルタ | |
| JPH0542491Y2 (ja) |