JPS6057258B2 - クロツク・リタイミング装置 - Google Patents

Description

【発明の詳細な説明】 本発明はパルス・コード化されたデータのための改良さ
れたりタイミング装置に関し、更に具体的に云えばクロ
ック信号を抽出し、この抽出された信号を使つてデータ
をりタイミングするための改良された同期化装置に関す
る。

データカ干ＣＭ方式で表わされているデータ伝・送系統
においては、その中にデータを再成形し増幅しりタイミ
ングする中継器を含むのが慣例である。

りタイミングは一般に、入力コード化データからクロッ
ク・パルスを抽出することによつて達成される。抽出さ
れたクロック信号はタイミング歪を減少するために狭帯
域幅フィルタでフィルタされる。入力コード化データを
サンプルしてりタイミングされた直列ＰＣＭデータを発
生するために、上記の抽出されフィルタされたクロック
信号が使用される。サンプリング・エラーなしにデータ
信号内に最大限の歪を許容するためには、パルス遷移間
の中心でコード化データをサンプルすることが望ましい
。サンプリングに関連せる回路の製造公差、温度変化に
伴うこのような回路の変動、電源のドリフト及び経年変
化のために上記の如き技法を高いデータ・レートで達成
することは難しい。本発明はＰＣＭりタイミング系統の
サンプリング同期能力を改善するために音響表面波フィ
ルタの独得の特性を新規な方式で利用している。

その構造体は信頼しうる低コストのＬＳＩ製造技術を利
用することによつて作り上げることが出来る。本発明の
１つの目的はクロック●パルスをＰＣＭデータから抽出
し、そしてデータのりタイミングを正確にして高いデー
タ・レートのデータでも適切にサンプルしうるようコー
ド化データ・パルス間の中央でのサンプル点へ上記抽出
されたクロック・パルスを調節する如きＰＣＭデータの
ためのりタイミング装置を提供するにある。

本発明の他の目的は同一の振幅及び周波数を有するが予
じめ決められた値だけ位相のずれた１対の信号を発生す
るのに３端子音響表面波デバイスを利用する如きＰＣＭ
データのための同期化装置を提供するにある。本発明の
他の目的は位相の調節されたクロック信号を発生するの
に可変利得を有する１対の増幅器が位相和発生器と関連
して利用される同期化装置を提供するにある。

本発明の他の目的は構成素子の経年変化、温度変化に起
因する変化、電源ドリフト、及び製造公差を自己補償す
る如きＰＣＭデータのための同期化装置を提供するにあ
る。要約して云えば、本発明は同一の振幅及び周波数を
有するが異なる位相を有する第１及び第２の信号がエン
コードされたデータから抽出されたクロック信号から発
生される如きパルス・コード化されたデータのための改
良されたりタイミング装置に関する。

第１及び第２の信号を夫々増幅するのに可変利得特性を
有する第１及び第２の増幅装置が利用される。増幅され
た第１及び第２の信号が合計され、これらの信号の相対
的な振幅に比例した位相を有する第３の信号が発生され
る。パルス・コード化された入力（原）データが上記第
３の信号によつてサンプルされ、りタイミングされたコ
ード化データが発生され、そして上記第３のＬ信号が入
力のパルス・コード化データによつてサンプルされ、上
記第３の信号と上記パルス・コード化された入力との間
の位相差を示す信号が発生される。この位相差を示す信
号はフィルタされ１対の相補フイニドバツク信号へ変換
される。上記１対の相補フィードバック信号は夫々に、
上記第１及び第２の増幅装置へ入力として供給され、両
増幅装置の可変利得を互いに対して逆向きに変え、以つ
て入力パルス●コード化データの位相に対応するように
上記第３の信号の位相を調節す″る。さて、第１図を参
照すると、そこには、本発明の直列ＰＣＭりタイミング
装置のブロック図が示されており、この装置はクロック
信号が入力ＰＣＭ信号のデータ●ビットと同期するよう
にクロック信号の位相を調節するための３端子音響表面
波デバイス１０、可変利得増幅器８及び９、並びに和回
路１１を組込んでいる。

第２図に例示される直列ＰＣＭデータ入力信号は各々の
ビットの中心に遷移を含み且つ各々のビットの境界に遷
移を含んでも含まなくてもよい２進パルス・コード化信
号である（第２図では相互関係をはつきりさせるための
回路遅延は省いてある。）。第２図から判るように、６
′０３゛のビットはアップ●レベル及びこれに続くダウ
ン・レベルによつて表わされ、他方′６ｒ′のビットは
ダウン・レベル及びこれに続くアップ・レベルによつて
表わされる。この直列データ入力信号１は縁応答型トリ
ガ信号兼遅延データ発生回路１４へ供給され、該回路か
ら入力信号の立上り遷移若しくは降下遷移の結果として
ビット長の４分の１の長さのパルスが発生される。トリ
ガ回路１４は第３図に示されるように通常の論理回路及
び固定遅延線から構成される。線２上の遅延されたデー
タ出力信号がりタイミング装置内のどこかで使用するた
め発生される。このデータ出力信号は入力信号と同一で
あるが、トリガ回路１４内の遅延量に等しい値だけ遅延
されている。ビット長をＴとすると、トリガ回路１４の
出力信号はビット長Ｔの４分の１の長さのパルスを有す
るので直列ＰＣＭデータ信号を発生するのに使用された
原クロック周波数成分（周期Ｔ／２すなわち周波数２／
Ｔ）を必す含む。入力ＰＣＭ信号が不所望なジッタ（第
１ａ図に示されるように各々の遷移位置の理想遷移位置
からの変動）を含むならば、トリガ回路の出力データ信
号もこれを遅延した信号もこのジッタを含む。このジッ
タを減少させるために、トリガ回路の縁応答型トリガ信
号は線３を通してクロック周波数に共振する狭帯域幅の
音響表面波フィルタ１０へ供給される。このフィルタは
遷移信号の帯域幅及び変動の周波数に従つて遷移変動を
平均化し、原クロック信号のジッタを減少させたクロッ
ク信号を抽出する。このクロック信号はジッタを減少さ
せるように遅延されたデータ信号をビット時間当り２回
サンプルし、直ダＰＣＭデータをりタイミングするのに
使用される。過度のジッタがあつた場合には惹起される
であろうエラーの確率を出来るだけ減少させるように遅
延されたデータ信号のサンプリングは遷移間の中央で正
確に行われる。遅延されたデータ信号に関しての抽出さ
れたクロック信号の位置は音響表面波フィルタ（ＳＡＷ
デバイス）１０の構成によつて制御される。第４図はＳ
ＡＷ出力１（＃１）及びＳＡＷ出力２（＃２）を有する
音響表面波フィルタの図式図である。ＳＡＷフイル．夕
１０のための入力波形及び出力波形が第４ａ図に示され
ている。各出力信号の位相は入力変換器３２と２個の出
力変換器３８及び４０との距離Ｄ１及びＤ２の関数であ
る。ＳＡＷフィルタの独得な製造特性（写真技法を用い
た製造特性）を用い．れば、これらの距離は非常に高い
精度で制御し得、従つて出力位相は非常に精確に発生し
得る。それは、このフィルタからの信号の位相は抽出さ
れたクロック信号を遅延されたデータ信号のほ（中心に
置くのに用いられる。しかしながら、高速一度直列信号
装置では製造公差、環境変化、長期経年変化等の結果と
して回路遅延量に生ずる小さな変動のため、抽出された
クロックと遅延されたデータとの間に不所望なずれが生
じがちである。このずれを更に減少させるために、ＳＡ
Ｗフィルタ１０の出力変換器３８及び４０は例えば１２
０度の位相差を有する２つの信号（ＶＯＵｔｌ及びＶＯ
ｕｔ２）を発生する（第４ｂ図参照）ように構成される
。これは距離Ｄ１及びＤ２（第４図）を選択することに
よつて達成される。フィルタされた２つのクロック信号
ＳＡＷｌ及びＳＡＷ２は夫々、可変利得差動増幅器８及
び９によつて増幅され、２個のＳＡＷフィルタからの出
力信号１及び２の位相間・のどこかに位相を有するとこ
ろの抽出され調節された結果のクロック信号を発生する
ように合計される。このクロック信号の正確な位置は各
々の増幅器の利得を互いに対して逆向きに変えることに
よつて制御される。これにより、抽出されたクロックの
位置に関して大きな位相角、例えば約１２０度の調節を
可能にする。第５図は和をとられる２つの出力を発生し
うる２個の可変利得差動増幅器の回路図を示す。利得は
利得制御入力８ｃ及び９ｃへ供給される電圧を変えるこ
とによつて制御される。利得制御のための入力信号は第
１図の増幅器８及び９では誤差信号と名称を付されてお
り、位相比較ラッチ１６から発生される。第６図は位相
比較ラッチ１６の動作の説明図であり、ラッチ１６は通
常の電流スイッチ●エミッタ・ホロワ論理回路で構成さ
れたＤ型フリップ・フロップであり、りタイミング・ラ
ッチ１８と同一である。

遅延されたデータ信号がラッチ１６のクロック入力端子
Ｃへ供給され、和回路１１からの抽出されたクロック信
号がデータ入力端子Ｄへ供給される。従つて、遅延され
たデータの降下遷移が抽出されたクロック信号をサンプ
ルするためのタイミング信号として使用される。遅延さ
れたデータと抽出されたクロック信号とが同期していれ
ば、ラッチ１６は抽出されたクロック信号の遷移を遅延
されたデータの遷移時にサンプルする。抽出されたクロ
ック信号が進んでいるならばラッチはアップ●レベルを
サンプルする。抽出されたクロック信号が遅れているな
らばラッチ１６はダウン●レベルをサンプルする。この
ようなサンプリングは遅延されたデータがクロックをサ
ンプルする状態の第６ａ図の各波形間に示されている。
従つて、位相比較ラッチ１６は線１６ａ上に誤差信号を
発生し、その極性は遅延されたデータと抽出されたクロ
ックとの相対的な位置を示している。位相比較ラッチ１
６から発生された誤差信号は低域フィルタ４６（第７図
）で積分され、そして互いいに相補関係にある２つの信
号（以下、２つの相補信号と呼ぶ。）が第７図のレベル
変換器から発生される。この２つの相補信号は第１図で
は線２０ａ及び２０ｂを通して増幅器８及び９の利得を
互いに逆向きに変えるための２つの誤差信号である。抽
出されたクロック信号及び遅延されたデータ信号が適正
な関係を与えられる状態で両信号はりタイミング・ラッ
チ１８へ供給される。抽出されたクロック信号はりタイ
ミング・ラッチ１８のクロック入力端子Ｃへ供給され、
遅延されたデータ信号はそのデータ入力端子Ｄへ供給さ
れ、以つて抽出されたクロックの降下遷移で遅延された
データをサンプルさせる。りタイミング・ラッチ１８か
ら線１８ａ上へ発生された出力はジッタを減少され、り
タイミングされた直ダアＣＭデータである。クロックは
各データ・パルス遷移の中程でサンプルするように調節
されている。りタイミング・ラッチは、各々のクロック
の降下遷移毎にデータをサンプルしてりタイミングされ
たデータを発生するフリップ・フロップ回路から成る周
知のラッチ回路である。抽出されたクロック、遅延され
たデータ及びりタイミングされたデータを表わす波形が
第２図に示されている。縁応答トリガ信号及び遅延デー
タ発生回路（第３図）縁応答トリガ信号及び遅延データ
発生回路１４へのデータ入力は第３ａ図の波形Ａ（第３
図のノードＡに対応）として示されている。

第３ａ図の波形Ａ乃至Ｋは第３図では同じ文字のノード
での信号波形である。ノードＡへ入るデータ入力は相補
位相信号発生器（Ｐｈａｓｅｓｐｌｉｔｔｅｒ）２１へ
供給され、こ）から互いに逆位相の出力信号Ｂ及びＣが
ノードＢ及びＣに発生される。ノードＢでの信号は固定
遅延器２３を通され、遅延された信号がノードＤに発生
される。遅延された信号Ｄは相補位相信号発生器２５へ
供給され、こ）から相補位相信号Ｇ及びＨが発生される
。信号Ｇはノア回路２２へ供給され、信号Ｈはノア回路
２４へ供給されるということに注意されたい。信号Ｃは
相補位相信号Ｅ及びＦを発生する相補位相信号発生器２
６への入力として供給される。相補位相信号発生器２６
及び２５からの同一極性の信号Ｅ及びＧはノア回路２２
へ供給される。該回路２２は信号Ｅ及びＧの同時に同一
のダウン・レベルにある部分に対応する接続期間を有す
る出力信号Ｋを発生する。同様に、反対極性の信号Ｆ及
びＨは両信号が同一のダウン・レベルにある限り出力信
号Ｋを発生するノア回路２４へ供給される。信号Ｅ及び
Ｇが同一のレベルにあれば、信号Ｆ及びＨは同一のレベ
ルであるが、信号Ｅ及びＧのレベルとは反対のレベルと
なるということが理解されよう。トリガ回路出力をノア
回路２２及び２４から得るようにノア回路２２及び２４
の出力はドット●オアされる。このようにして、縁応答
トリガ信号及び遅延データ発生回路１４は入力データの
遷移毎に、一定の遅延量によつて決定される持続時間を
有するパルスを発生する。この持続時間はパルス幅のほ
イ２分の１の時間になるように定められ、従つてビット
幅にほ′＜４分の１である。従つてビット幅をＴとする
と、縁応答トリガ信号は周波数２／Ｔの信号すなわち原
クロック周波数成分を必ず含んでいる。相補位相信号発
生器２６の出力Ｅはノア回路２８へ供給され、該回路か
ら入力データを少し遅延させた複製データの出力Ｊが発
生する。３端子音響表面波フィルタ（第４図） クロック周波数に共振する音響表面フィルタ（デバイス
）１０は、回路１４からの周波数２／Ｔの信号を含む縁
応答トリガ信号を入力端子３０（第４図）で受信し、そ
の信号を印加される変換器の圧電材料に対応する音響波
を生じさせる。

別名人力変換器として参照する発生素子は予じめ決Ｂめ
られた数の歯を有する第１の櫛状構造体３５及び第１の
櫛の各歯の間に置かれる同数の歯を有する第２の櫛状構
造体３６から形成される。入力変換器３２は圧電材料の
表面に音響波を生じさせ、この音響波は圧電材料から出
力変換器３８及び４・０の方へ互いに反対方向に伝播す
る。この音響波は同じ振幅及び周波数の電気信号を出力
変換器３８及び４０に生じさせる。しかしながら、出力
変換器からの信号の位相は第４図においてＤ１及びＤ２
として表わされる、入力変換器３２と出力変ｊ換器３８
及び４０との間の距離によつて決定される。出力変換器
３８及び４０の各々は第１の組の各歯が第２の組の各歯
の間に置かれる如きいずれも予じめ決められた同一数の
歯を有する第１及び第２の櫛状構造体から作られる。出
力変換器３８及び４０の出力は夫々、ＳＡＷ出力１及び
ＳＡＷ出力２として参照される。第４ａ図のタイミング
●ダイヤグラム及び第４ｂ図のベクトル図を参照すると
、入力３０へ供給されるタイミング波形入力信号が示さ
れている。

この信号は上述の音響波を発生させ、この音響波は第４
ａ図の如き或る位相差を有するＳＡＷ出力１及びＳＡＷ
出力２を発生させる。この位相差は第４ｂ図のベクトル
図により良く表わされている。ＳＡＷ出力１及びＳＡＷ
出力２は図示の如く同じ振幅及び周波数を有するが位相
がずれている。この位相差は好適な実施例では１２０度
であるが、後出の第５ａ図及び第５ｂ図の説明から理解
されるように、他の位相差でも機能する。上述したよう
に、この位相は入力変換器３２と出力変換器３８及び４
０との間の距離によつて決定される。入力変換器３２と
出力変換器３８及び４０とは同じ結果を生じさせる他の
幾つかの位置に配置させてもよい。例えば、出力変換器
３８及び４０は入力変換器３２に関して同じ側に配置さ
せることも出来る。距離Ｄ１及びＤ２はこのような構成
下でも相対的な位相を生じさせ得る。和回路を備えた可
変利得差動増幅器（第５図）第５図は１対の可変利得差
動増幅器８及び９を示している。

各々の増幅器はエミッタ結合型増幅器から成り、その出
力は他のエミッタ結合型増幅器の出力と接続されている
。増幅器８及び９の各々は同一構成であり、１方のみを
説明するが増幅器８はトランジスタＴｌ，Ｔ２及びＴ３
から成る。フィルタ１０からのフィルタされた信号１は
，増幅器への入力として用いられ、その信号の内の適切
な極性を有する信号が端子８ａ及び８ｂからＴ２及びＴ
３の対応するベースへ供給される。このバイアス機能が
負荷抵抗ＲＬを通して流れる電流を制御する。しかしな
がら、トランジスタＴ１及び抵抗Ｒｅｌが利得制御入力
８ｃへ供給される電圧によつて制御される電流源を構成
する。Ｔ２及びＴ３を流れる電流は差動入力端子８ａ及
び８ｂへ供給されるＡＣ信号によつて制御される。出力
信号はノード４２に現われる。この信号の値は・電流源
を構成するＴ１及びＲＬによつて決まる。このような関
係のため、増幅器の利得はＴ１のベースに印加されるｘ
電圧によつて制御される。この利得制御入力は第１図に
示され上述した増幅器８のための誤差信号である。第５
ａ図には、可変利得差動増幅器８及び９からの出力の振
幅及び方向（夫々、ベクトル■１及び■２で表わす。

）を表わすベクトル図が示されている。このベクトル図
に示されるベクトルＶ１は相対的に大きい振幅を有し、
横軸とほＳ′６０度の角度をなしている。ベクトル■２
は相対的に小さな振幅を有し、且つ横軸から反時計式方
向を正にとるとした場合に横軸と６０度の負の角をなし
ていノる。Ｖ１及びＶ２の合成ベクトルは第５ａ図に示
されており、抽出されたクロックは進んでいるものとし
て取扱われる。このベクトル図は抽出されたクロックは
実際には、増幅器８及び９からの２つの出力■１及びＶ
２の和によつて決められるということを示し、Ｖ１が大
きくＶ２が小さい場合には抽出されたクロックは進んで
いるということを示している。値が等しく横軸に対して
逆の極性の角度を有する等しいベクトル■１及びＶ２の
合成ベクトルは横軸上にあるということは理解されよう
。第５ｂ図には、Ｖ２の振幅が■１より大きく反対極性
の等しい角度である場合におけるベクトルＶ１及びＶ２
が示されている。この場合には、合成ベクトルは横軸の
下に来て、抽出されたクロックが遅れていることを示す
。第１図に示される和回路は第５図では増幅器８及び９
の２つの出力ドット・オア（４２のところ）である。合
成ベクトル即ち和（抽出されたクロック）は１方の端子
を接地している抵抗ＲＬての電圧降下から得られる。低
域フィルタ及びレベル変換器（第７図）既に述べ第１図
に示されるように、位相比較ラッチ１６から発生される
誤差信号は低域フィルタ４６及びレベル変換器を含む第
１図のブロック２０へ供給される。

第７図に示される低域フィルタ４６は誤差信号を線１６
ａを通して受信し、該信号に対し施す本質的な機能は該
信号を積分することである。低域フィルタは周知のＲＣ
回路であるから、これ以上詳細には説明しない。低域フ
ィルタ４６の出力はトランジスタＴ１のベースへ供給さ
れるゆつくり変動する信号である。トランジスタＴ１へ
供給される上記信号はトランジスタＴ２のベースへ供給
される基準入力電圧Ｖとの関連の下にＴ１及びＴ２を流
れる電流を制御する。Ｒ１及びＲ２での電圧降下によつ
て発生されるコレク夕電圧は１８０度の位相差を有し、
Ｒ１の一端から取り出される（線２０ａを通して増幅器
８へ供給される）誤差信号及びＲ２の一端から取り出さ
れる（線２０ｂを通して増幅器９へ供給される）誤差信
号となる。レベル変換器は増幅器８及び９を制御するの
に適した誤差信号となるように低域フィルタからの各信
号を互いに逆極性の２つの信号へ変換する。上述したよ
うに、これらの誤差信号は可変利得差動増幅器８及び９
へ供給されてこれらの利得を制御する。増幅器８及び９
の利得はレベル変換器から発生される２つの信号間の１
８０度の位相差乃至極性の違いに応答して互いに逆向き
に変えられるということに注意されたい。可変利得差動
増幅器８及び９の出力は遅延されたデータと抽出された
クロックとの位相差の関数となつているということが理
解されよう。

合成されたこれらの２つの信号は抽出されたクロックを
遅延されたデータに関して調節して位相比較ラッチ１６
で決定された位相差を殆んど除くように抽出されたクロ
ックの位相を調節するのに用いられる。従つて、２個の
差動増幅器の利得を変えるフィードバック回路はフィー
ドバック補正量を除くようにデータに関して抽出された
クロックの位置を補正するためのものである。抽出され
たクロックが遅延されたデータの中央を正しくサンプル
するように補正系統が抽出されたクロックを調節するの
で、遅延された各データ●パルスのジッタ若しくは干渉
はりタイミング●ラッチ１８からりタイミングされたデ
ータを得るのを妨害しない。図面の簡単な説明第１図は
本発明の直列ＰＣＭりタイミング装置のブロック図、第
１ａ図はジッタを有する直列入力データ及びりタイミン
グされた出力データを示すタイミング・ダイヤグラム、
第２図は第１図のりタイミング装置の中で発生される各
種波形を示すタイミング・ダイヤグラム、第３図は第１
図に示される縁応答トリガ信号及び遅延データ発生回路
の論理ブロック図、第３ａ図は第３図の回路の中にある
夫々のノードに現われる波形を示すタイミング・ダイヤ
グラム、第４図は第１図に示される３端子音響表面波フ
ィルタの図式図、第４ａ図は第４図のフィルタの各所に
現われる波形を示すタイミング・ダイヤグラム、第４ｂ
図は第４図のフィルタからの２出力をベクトル形式で示
すベクトル図、第５図は第１図ではブロック型式で示さ
れる可変利得差動増幅器及び和回路の回路図、第５ａ図
及び第５ｂ図は夫々、和回路の出力から発生される進み
の抽出されたクロック及び遅れの抽出されたクロックを
示す図、第６図及び第６ａ図は位相比較ラッチのブロッ
ク図及び該ラッチへの２入力及びそこからの出力を示す
タイミング・ダイヤグラム、第７図は低域フィルタ及び
レベル変換器を含むブロックをより詳細に示す回路図で
ある。

１４・・・・・・縁応答トリガ信号及び遅延データ発生
回路、１０・・・・・・３端子音響表面波フィルタ、１
８・・・りタイミング・ラッチ、１及び２・・・・・・
可変利得差動増幅器、１１・・・・・・和回路、１６・
・・・・位相比較ラッチ、２０・・・・・・低域フィル
タ及びレベル変換器。

Claims (1)

1. 【特許請求の範囲】 １ パルス・コード化された入力データ信号からクロッ
   ク信号を抽出する手段と、上記抽出されたクロック信号
   から、同一の振幅及び周波数を有するが異なる位相を有
   する第１及び第２の信号を発生する第１の発生手段と、
   上記第１及び第２の信号を増幅するための同一の可変利
   得特性を有する第１及び第２の増幅手段と、上記第１及
   び第２の増幅された信号を合計して該両信号の相対的な
   振幅の関数で表わされる位相を有する第３の信号を発生
   する第２の発生手段と、該第３の信号で上記パルス・コ
   ード化された入力データ信号をサンプルする第１のサン
   プリング手段と、上記パルス・コード化された入力デー
   タ信号で上記第３の信号をサンプルして該両信号間の位
   相差に応じた極性を有する誤差信号を発生する第２のサ
   ンプリング手段と、上記誤差信号を互いに逆位相の１対
   の誤差信号へ変換する手段とを含み、上記第１及び第２
   の増幅手段の利得を互いに逆向きに変えて上記第３の信
   号の位相を調節するよう上記１対の誤差信号の１方の信
   号は上記第１の増幅手段へ供給され、他方の信号は上記
   第２の増幅手段へ供給される如く構成されたクロック・
   リタイミング装置。 ２ 上記第１の発生手段は上記クロック信号を抽出する
   手段から抽出されたクロック信号を受取るように接続さ
   れた入力変換器並びに該入力変換器からの音響表面波信
   号を受取り、上記クロック信号と同一周波数を有し且つ
   等しい振幅であるが、互いに異なる位相を有する第１及
   び第２の信号を個別に発生するように配置された１対の
   出力変換器を有する音響表面波デバイスから成ることを
   特徴とする特許請求の範囲第１項記載のクロック・リタ
   イミング装置。