JPS6057262A - ロジツク・アナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は記憶したデジタル信号を直交座標形式で表示す
るロジック・アナライザに関する。従来のロジック・ア
ナライザは、記憶したデジタル信号を単にリスト表示す
る機能しか有しておらず、前記デジタル信号がどの様な
相互関係を有するのかをしらべるのに極めて長時間を有
するという欠点があった。

本発明は上記欠点に鑑みなされたもので、記憶したデジ
タル信号をグラフ表示することにより、前記デジタル信
号の相互関係を簡単に判別できるようにしたロジック・
アナライザを提供することを目的とする。

（表示形式の指定） 例えば３２チヤンネルのデジタル入力データを所定のパ
ラメータに分配し、データを形式化する。

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図で、ＣＲＴ上に表示される。各隣接するチャ
ンネルのデータは、６個のラベル（ＬＡＢＥＬ　）Ａ　
−Ｆの中の１個に割り当てられる。同じラベルに割り当
てられたチャンネルのデータは、グループを形成し、単
一のパラメータとして振舞う。第１図中、長方形で囲っ
た部分は選択的に入力可能なフィールドを示す。第１図
において、ボンド（ＰＯＤ）３．４のチャンネルである
アドレスバスの１６ビツトはラベルＡに、ボッド２のチ
ャンネルであるデータバスの８ピッ１−はラベルＤに割
り当てられている。又、ボッド１の１ビツトはラベルＦ
に割り当てられ、残りの７ビツトは割り当てられていな
い（記号Ｘで表す）。その他の指定およびデータ操作は
、前記ラベルに基づいて行なわれる。図では、ラベルＡ
、Ｄ、Ｆの論理極性（ＬＯＧＩＣＰＯＬＡＲＩＴＹ）が
各々正（＋）の場合が示されており、論理極性が正の場
合を論理１と判断する。基数（ＮＩＪＩ！ＲＩＣＡＬ　
ＢＡＳＥ）は各々１６進（ＨＥＸ）、１６進、２進（Ｂ
　Ｉ　Ｎ）で定義されている。前記基数はその他に、８
進（ＯＣＴ）、１０進（Ｄ　Ｅ　Ｃ）で定義することも
可能である。又、入力データがサンプルされるときの正
あるいは負のクロック遷移（ＣＬＯＣＫ　５ＬＯＰＥ　
）が示される。第１図では、クロ・ツク遷移が正の場合
が示しである。

即ち（＋）で示される。

第１６図は、本発明のロジック・アナライザにおける表
示形成のための論理動作の流れを示す図で、第１５図は
本発明のロジック・アナライザのラベル表示形式ファイ
ルを示す図である。第１６図において、キーボード１１
００を介してラベル割当て、基数等を表わす信号がマイ
クロプロセッサ８００に入力されると、第１５図に詳細
に示すようなラベル表示形式ファイルが構成される。こ
又、連結定義により、Ａ、Ｂ、Ｃ順に連なったＡＳＣＩ
Ｉ表示データファイルおよびグラフ表示データファイル
において、ストアされた即ち書き込まれたデータステー
ト（ストアトデータステート）を処理するのに利用され
る。一方、捕捉システム２５０で捕捉された入力データ
ステートは記憶装置４１０，４２０に記憶される。前記
記憶された入力データステートは、前記２つの表示ファ
イルに対応する形式で表示制御モジュール７００を駆動
し、表示部（ＣＲＴ）１０００で対応する形式の表示が
成される。

（トレース条件） 第２図はトレース条件を示す図で、まずその概要を述べ
る。第１図で説明したように各チャンネネルの入力デー
タは、各々割り当てられたラベル毎に、指定されたクロ
ック遷移でサンプルされる。

トレース条件によって、サンプルされたデータの中のい
ずれが表示用にストアされるべきかというクオリファイ
条件が決定され又、どのサンプルされたデータが計数測
定のために計数されるべきかが決定される。前記クオリ
ファイ条件として、所望の条件を満たす時（例えばデジ
タル入力信号若しくは他の外部信号が所定の状態になっ
た時）のクロックに同期するデータをメモリ内に書き込
むクロソククオリファイ条件および所望のデータパター
ンのみをメモリ内に書き込むブータフオリファイ条件等
がある。トレース条件として前記の他に選択的トレース
および計数測定を指定する条件等がある。割り当てられ
た入力データは基数が２進の場合、１．０およびＸ（無
関係）の任意の組み合せで定義される。又、基数が８進
、１０進。

１６進の場合には英数字およびＸで定義される。

予め定めたステートシーケンスを満足する入力データに
応答して、トレース位置を初め（５ＴＡＲＴ）、中央（
ＣＥＮＴＥＲ）あるいは終り（ｔ！ＮＤ　）に選択する
こともできるので、選択的トレースが可能である。７ス
テートまでのステートシーケンス条件が設定でき、シー
ケンス条件に含まれない中間ステートは無視される。

最も単純なステートシーケンスは単一のステート条件で
ある。

ブランチ、ループあるいはネステ・ノド形のステートも
ステートシーケンスを適切に定義することによって直接
解析できる。更に、ステートシーケンスにおける各ステ
ート条件は、該ステート条件が満足される前に１〜６５
５３６回生じるように指定できる。これによって、所定
のステート条件にて始まるループのｎ番目のパスを解析
することができる。クロック遅延は、いずれかのステー
トのｎ番目の発生状態を定義することによって具わる。

予め定めた再スタートステート条件が、ステートシーケ
ンスが満足される前に生じる場合、トレース論理回路は
ステートシーケンスが満足されるまで、シーケンス動作
を再度繰り返す。ステートシーケンスで定義されたステ
ート以外の全ステートが生じたとき再スタートする条件
が設定された場合、定義されたステートシーケンス間に
ステートが存在してはならない。もし、定義されたステ
ート間に他のスタートが生じると、再スタートされる。

次に第２図を用いトレース条件を詳細に説明する。図で
、ラベル、基数等は第１図に対応している。第２図にお
いて、ステートシーケンス条件は、ラベルへのステート
が、０３ＣＦが２回、　０３ＩＥ２が３回、　０ＯＨＩ
が１同順に生じた後、０３Ｅ３が１回発生したことに基
づいてｌ・リガされ、トレースされる場合を示している
。なお、ラベルＤ、Ｆはχなのでシーケンス条件に関係
しない。又、トレース位置は初め（ＳＴＡＲＴ　）に設
定されている。この設定は第６図のＦＩ［！ＬＤ　５Ｈ
ＬＥＣＴキーにより成される。第２図のシーケンス条件
が設定された場合において、ラベルへの０３Ｅ３を含ん
でそれ以後に発生したクオリファイ条件を満たず６４個
のデータステートが記憶装置内に書き込まれた後、書き
込みは停止する。

この場合、０３Ｅ３およびそれに対応するラベルＤ。

Ｆのデータ等が最初の位置に表示され、そしてそれ以後
に書き込まれたストアトステートが続いて表示される。

トレース位置を中央（ＣＥＮＴＥＲ）に設定した場合に
は、０３Ｅ３を中心に前後のデータステース位置を終り
（ＥＮＤ）に設定した場合は、０３Ｅ３の発生により書
込みは停止し、それ以前に書込まれたデータステートが
表示される。ここで、前記クオリファイ条件とは、ラベ
ル八に関していえば、０３Ｅ１のみをストアするという
ブータフオリファイ条件であり、ラベルＤ、Ｆに関して
いえば、ラベルへのデータが０３Ｅ１になった時のクロ
ックに同期するデータをストアするというクロノククオ
リファイ条件である。最大７個のステーｌ−をスＩ〜ア
する様に指定できる。所望のザンプルステーｌ−のみを
選択的にストアすることにより、不必要なステートを省
くことができるので、メモリ容量（本実施例の場合６４
行を記す、ａ可能）を擬似的に拡大できる。

また、指定したステートがＮ回生しる毎に、前記指定し
たステートをストアするように設定できる（ＯＣＣＵＲ
）。さらに、ストアされている６４ステ一ト間の時間、
ステート発生数が測定され、次の２形式のいずれかによ
って表示される。

絶対形式、、、、、、　）レース位置からの計数値相対
形式８３８００．前のストアされたステートからの針数
値 時間計数は順次ストアされるステートの間の内部クロッ
クの発生数を計数することによってなされそして表示は
秒単位で行なわれる。またステート計数は、順次ストア
されるステー［・間に発生するステート数を計数する。

前記計数はクロックの数を基にして行なわれる。なお、
図示の場合の再スタート条件（ＲＥＳＴＡＲＴ　）は０
３Ｅ４であり、シーケンス中に０３Ｅ４が生じた場合に
は、トリガ条件が再スタートされ、０３ＣＦの検出から
開始される。

（測定値の内部記憶） ６４個のサンプルトステートの完全な測定値は内部的に
ストアされ、また該測定値は表示形式、トレース条件お
よび表示の指定とステートシーケンスを定義するステー
ト条件を満足せしめるサンプルトステートが含まれる。

最新の測定値はストアされて、後の解析のためにストア
ト測定値ななる。

１〜レース比較モードにおいて、前にストアされたトレ
ースの結果を前記最新の測定値と比較し、そして利用で
きる。なお前記ｌ・レース比較については、以下により
詳細に述べる。

（表示の指定） 表示形式には、リスト表示、グラフ表示、比較モード表
示の３種類がある。

第３図は、ストアトデータステートのリスト表示を示す
図である。図において、リストはストアトスチー１・の
発生順で示すリスティングである。

２０ステート（１ライン当り１ステート）が同時にＣＲ
７表示面」二に現れる。後述するＲＯＬＬギーにより、
６４ストアトステートの走査が可能となる。各ラインに
は、ライン番号、割り当てられたラベルにアルファベン
ト類にてそれらの基数に従ってストアされたステートお
よびステート旧数値が表示されており又、選択により時
間計数値が表示される。

なおこの場合は、ｌ・レース条件の設定により、ラベル
八にて０３Ｅ３．０３Ｅ４．０３Ｂ１等のステーｌ一時
のデータがストアされたことを示す。

第４図は、ストアトデータステートのグラフ表示を示す
図である。第４図において、グラフは、指定ラベルにお
けるデータの大きさと（縦軸）と６４ストアトステート
すべてのストレージ位置（横軸）との関係を示す。各ス
テートにより、その２進の大きさに対応した垂直位置が
与えられ、また連続的なステートの発生順序に従って水
平位置が大きくなる。グラフ表示されるべきラベルは、
グラフトラベル（ＧＲＡＰＩＩＥＤ　ＬＡＢＥＬ　）を
指定することによって選択される。第４図には、ラベル
Ｆを選択した場合を示す。縦軸のスケーリング設定は、
縦軸上の上限（ＵＰＰＥＲＬＩＭＩＴ　）および下限（
ＬＯ騙ＥＲＬＩ旧Ｔ）を指定することによって制御され
る。

これらの上下限は対数的な自動レンジ制御に従って比較
的あるいは起動的に変化されて指定される。

このため、容易にグラフの一部がフルスケール表示に拡
大される。リスト表示にて観測されるラインに対応する
２０点が強く光る。この輝度強化された部分はまたＲＯ
ＬＬキーによる制御に応答し、そしてそれらの対応する
絶対値はリスト表示にて読み取られる。

第５図は比較モードの表示リストを示す図である。図に
おいて、トレース比較は、“最新測定値”におけるデー
タと“ストアト測定値”によるデータとの間の相違を表
にしてリスティングする。

このリスティングは、リスト表示におけると同様の形式
にて行なわれる。２つの測定結果は排他的論理和で出力
表示される。すなわち、ビ・７トが同一の場合はＯと、
そして等しくない場合は１として表示される。８進数の
“０３”は２進数の“ｏｏｏ。

１１”に相当し、そして右の２つのピントは２つの測定
において異なることを示す。トレース比較はまた“比較
されたトレース”モードを現わし、該モードでは最新測
定値とストアされた測定値とが等しいかあるいは等しく
なくなるまで測定を再実行する。これらは、５ＴＯＰ−
あるいは５ＴＯＰ≠キーに従って行なわれる。

（トレースモード） トレースモードには３種類ある。”ｌ・レース”は単一
の最新測定を実行せしめる。“連続トレース”は、最新
測定の実行を連続的に繰り返す。“比較されたトレース
”は、ストアト測定値に所望比較値が得られるまで最新
測定の実行が繰り返される。

（クロック・身ネーブル出力およびトリガ出方）トリガ
出力はオシロスコープ等の外部測定器駆動用のトリガパ
ルスとしても働く。トレース位置が見つかるごとに５０
ｎｓｅｃ、のトリガパルスが発生する。クロック・イネ
ーブル出力はクロックをゲートするか若しくは被測定装
置に割り込み動作を行なうのに有益である。高レベル信
号によって、測定器がトレース位置のサーチ動作を行な
っていることが示される。トレース位置が見っがったか
、あるいは停止キーが押されるまで、トリガ出方は高レ
ベル信号に維持される。“表示形式の指定”が表示され
ている時、クロック・イネーブル出力およびトリガ出力
は出力されない。

（キーボードおよび条件の指定） 第６図は入力キーボードを示す。図において、キーは機
能別に４つのブロックに分かれている。

測定表示部（ＣＵＲＲＥＮＴ　ＭＥＡＳＵＲＥＭＥＮＴ
　ＤＩＳＰＬＡＹ）　。

エントリ部（ＩＥＮＴＲＹ　）　、編集部（ＥＤＩＴ）
および実行部（ＥＸＥＣＵＴＥ　５ＴＯＲＥ　）の４ブ
ロツクである。

電源投入により任意の表示が成され、次いで自動的に１
６進形式のリスト表示が成される。

ＲＯＬＬ　ＤＩＳＰＬＡＹキーを操作することにより、
ストアされた６４ステートのいずれかの部分が表示可能
となる。例えば一画面の表示ステート数は２０である。

ＦＯＲＭＡＴ　５ＰｆＩＣＩＦＩＣＡＴＩＯＮキーを押
すことにより、第１図に示す表示形式設定用の画面がＣ
ＲＴ上に表示される。編集部のＣＩＪＲ３ＯＲキーの操
作によってＣＩＩＴ上のカーソルが動かされ、カーソル
位置に対応する表示面上の反転ビデオフィールド（第１
図〜第４図の四角で囲った部分）が点滅して、選択可能
なエントレフィールドが示される。初めに、カーソルは
クロック遷移（ＣＬＯ（Ｊ　５ＬＯＰＥ　）に対応する
エントリフィールドに位置し、前記エントリフィールド
には（→−）が表示され又、前記エントリフィールドが
点滅する。ＦＩＥＬＤ　５ＥＬＥＣＴキーを繰り返し押
すことにより、前記エントリフィールド内には、（＋）
、（−）が交互に表示される。所望のクロック遷移を表
示させることにより、クロック遷移が設定される。第１
図はクロック遷移が（→・）に設定された場合を示す。

次に、下向き矢印のＣＩＪＲ３ＯＲキーを一度押すと、
第１図のボッド４に対応する四角の左端にカーソルは移
動する。エントリ部のアルファヘットキー八〜Ｆの操作
により、所望のラベル付けがなされる。次に下向き矢印
のＣＵＲ３ＯＲキーを押すことにより、カーソルはラベ
ルへの論理損性に対応する四角内に移動する。ＦＩＩＥ
ＤＳＥＬＥＣＴキーの操作により、論理極性が（→−）
あるいはく＝）に設定される。次に下向き矢印キーの操
作によりカーソルは、ラベルへの基数に対応する四角内
に移動する。ＦＩＥＬＤ　５ｌｌｉＬＥＣＴキーを繰り
返し押すことにより、ＩＩＥＸ、ＢＩＮ、　ＯＣＴ、　
ＤＥＣ（７）順に繰り返し表示される。所望の基数が表
示されることにより、基数の設定がなされる。第１図は
、ラベルＡ、Ｄの基数が１６進、ラベルＦの基数が２進
に設定された場合である。

ＴＲＡＣＥ　５ＰＩＥＣ４ＦＩＣＡＴＩＯＮキーを操作
し、第２図に示すトレース条件の表示を選択することに
より、トレース条件は編集され得る。この編集は、前述
した表示形式の指定が編集されるのと同様な方法で達成
される。例えば、ラベル＾において単一またはシーケン
ストリガ条件、トレース位置の指示、再スタート条件、
ストアすべきデータの指定等が行なわれる。

（詳細な説明） 第７図は本発明のロジック・アナライザのブロック図で
ある。マイクロプロセッサモジュール８００にはプリン
タ１３００．セルフテストプローブ駆動モジュール１２
００．キーボード１１００が接続されている。又、マイ
クロプロセソセモジューる８００には通信バス６００を
介して表示駆動モジュール９００１表示制御モジュール
７００および捕捉システム部２５０が接続されている。

捕捉システム部２５０は測定制御モジュール４００．イ
ンデックスモジュール３００．ステート認識モジュール
２００で構成されており、ステート認識モジュール２０
０にはデータプローブ１００が接続されている。キーボ
ード１１００を操作することにより表示形式、クオリフ
ァイ条件、トリガ条件等が設定される。データプローブ
１００は４（固の８ビソトデータポソドとクロック用ボ
ッドとに分けられる。各ボンドの閾値は、ＴＴＬ論理閾
値あるいは→−１０ｖ〜−１０ｖの範囲内の闇値に設定
される。データプローブ１００は、大カステートを前記
闇値に関連する論理レベル信号に変換出力する。

データプローブ１００からのクロック信号および論理レ
ベルの入力データステートは、ステート認識モジュール
２００に入力される。ステート認識モジュール２００は
、選択されたクロック遷移に応答して論理レベルの入力
データステ−１・をサンプルし、ラッチし、高速捕捉シ
ステムハス５００にサンプルしたデータステート（サン
プルドデークステート）を送出する。インデックスモジ
ュール３００は捕捉システムバス５００を介してサンプ
ルドデータステ−１・をアクセスし、設定された条件（
トリガ条件、クオリファイ条件、シーケンス条件等）と
サンプルドデータステートとを比較し、トレース位置９
選択的ストアイベント、ステーｌ−計数イベント等を決
定する信号を出力する。測定制御モジュール４００も又
、高速捕捉システムパス５００を介してサンプルドデー
タステートをアクセスし、インデックスモジュール３０
０からの信号に応答してステート計数値５時間計数値、
データステー）−等をストアする。前記ストアされたデ
ータステート（ストアトデータステート）はコミュニケ
ーションパス６００を介して表示制御モジュール７００
、マイクロプロセッサモジュール８００および表示駆動
モジュール９００に送出され、設定された形式で（ｊ？
Ｔ　１０００上に表示される。所望によりプリンタ１３
００にプリントされる。

第８図は本発明装置におけるメモリの番地内容を示す図
である。

０番地〜Ｆ０７番地は表示駆動モジュール９００のＲＡ
門メモリ、　１０００番地から１１１０番地はプリンタ
１３００、キーボード１１００．セルフテストプローブ
駆動モジュール１２００のメモリ、１８００番地〜ＩＦ
ＦＦ番地は測定制御モジュール４００のメモリ、４００
０番地〜４７ＦＩ’番地はマイクロプロセッサモジュー
ル８００におけるＲＯＭメモリ、６０００番地〜７ＦＩ
’Ｉ’番地もマイクロプロセッサモジュール８００にお
けるＲＯＭメモリである。

第７図および第８図において、通信バス６００にて１８
００とＩＦＦＦとの間のアドレスによりステート計数測
定および測定制御モジュール４００のメモリにストアさ
れたサンプルドデークステート等がアクセスされる。

第９図は、第８図のメモリにおける物理的アドレスと論
理的アドレスとの間の関係を示す図である。

第１０図は第７図における捕捉システム部２５０の詳細
ブロック図である。第１０図において、データプローブ
１００で論理レベルに変換されたデータステートは、ス
テート認識モジュール２００内のプローブインタフェー
ス２１０を介してランチ回路２３０へ入力される。サン
プルクロック発生器２２０は、選択されたクロック遷移
に応答してサンプルクロックを発生する。う・７チ回ｌ
？８２３０はサンプルクロ・ツクに応答してデータステ
ートをサンプルし、う・ノチする。サンプルドデータス
テートは、捕捉システムバス５００を介してインデンク
スモジュールインデソクスモジェール３００によって、
捕捉システムバス５００のサンプルトステートが、多重
パターン認識ユニット３１５にストアされているクオリ
ファイステーート条件と先ず比較され、それによりトレ
ース位置が検出される。前記多重パターン認識ユニット
３１５に具わるデジタルパターントリガ回路としては、
例えば特公昭５７−１９４６４号「トリガ信号発生回路
」に述べられているものがある。

第１１図は第１０図の多重パターン認識ユニット３１５
のより詳細なブロック図である。図において多重パター
ン認識ユニット３１５は４ビツトメモリを複数個具えて
８個までのクオリファイアステート条件を検出するよう
にしており、ここで各クオリファイアステー１−条件は
、Ｌ　Ｏ，Ｘ人力の２進形式で判別される。

再度第１０図を参照する。パターンセレクタ３２５は、
多重パターン認識ユニット３１５からの８ＡＭＥライン
出力のうちの１つを選択し、そして選択された出力を状
態計数器３４５に供給する。計数器３４５は選択された
クオリファイアステート条件の発生回数を計算し、そし
て該選択されたクオリファイステート条件の発生回数が
ある特定数になるのに応答してシーケンス論理回路３５
０および高速制御ユニット４６０に出力信号を発生する
。前記出力信号に応答してシーケンス論理回路３５０は
、パターンセレクタ３２５に次のステートを選択するよ
うに指示信号を出力する。パターンセレクタ３２５は指
示信号に応答して次のステートを選択し、計数器３４５
はクオリファイアステート条件を特定回数だけ計算し、
高速制御ユニット４６０およびシーケンス論理回路３５
０に信号を出力する。したがって、前記クオリファイア
ステート条件として設定されたステートは、特定回数体
じるごとにデータメモリ４１０．計数メモリ４２０内に
ストアされ、多重パターン認識ユニ・右上のクオリファ
イ条件を満たすステート若しくは全ステートが記憶装置
の残りの位置にストアされる。前記動作はシーケンス論
理回路３５０に設定されたシーケンス条件を満足するま
で行なわれる。シーケンス条件が６個のステートにより
設定された場合、ト１番目のステートが発生するまで繰
り返す。シーケンス中に再スタート条件のステー１・が
発生すると、再スターユニ７＋・３１０によって再スタ
ート動作するように制御される。

図１２図は、簡単化されたシーケンストリガ回路を示す
ブロック図である。図において、多重パターン認識ユニ
ット３１６は、多重パターン認識ユニット３１５および
パターンセレクタ３２５の機能を具えている。シーケン
ス論理回路３５１は、シーケンス論理回路３５０の機能
を具えているが、ただステートシーケンスの完了に応じ
て最終トリガが出力されることが異なる。又、３５４は
プログラム手段である。多重パターン認識ユニソ）３１
６を実現する他の方法はアドレスにおいて最大有効ビッ
トである３セレクタビツトを具備せしめておけばよく、
それにより比較器がステートシーケンスの順序的ステー
ト条件を比較するときメモリの各セグメントに従ってそ
の比較が行なわれる。

再度第１０図を参照する。トレースセレクタ３２０が選
択的ｌ・レースを制御する。ｌ−レースカウンタ３４０
は、第４番目のステートが発生したことを計数検知して
、１〜リガ信号に相当するトレースイベントフラグを出
力する。

再スタートユニ７１−３１０により、シーケンス論理回
路３５０が選択された再スタートステート条件の検出に
続いてステー１−シーケンスの高定せしめる動作を再ス
ター１−させる。再スタートステー１−３１０は、シー
ケンス論理回路３５０によりブレークイー・ン［・に対
応するデータステートのために無能化される。前記論理
回路３５０により全てのステーで再スタートステーｌ−
が生じるように条件を設定すると、何らの不特定中間ス
テートがない場合にステートシアケンスが満足される。

ステーｌ−カウントユニ７１・３０５により、計数され
るべき選択されたステート条件のそれぞれの検出時に測
定制御モジュール４００におけるカウンタがストローブ
される。

第１３図は、第１０図に示した測定制御モジュール４０
０のより詳細なブロック図である。第１０図およからの
イベントフラグが高速制御ユニ７１，４６０に入力され
、そして捕捉システムバス５００内のどのサンプルトス
テートがストアされるべきかが決定される。高速制御ユ
ニット４６０ばイベントフラグに応答して、設定された
ｉ・レース位置に対応するデータメモリイ１０および計
数メモリ４２０のアミ−レス位置に、サンプルトスチ−
１・、ステート計数値、時間計数値をストアした状態で
書込みを停止する。データメモリ４１０．計数メモリ４
２０のアドレスはアドレスマルチプレクセ４６２によっ
て指定される。又、データメモリ４１０．計数メモリ４
２０内のデータはハスバッファ４７０を介して通信ハス
６００へ出力される。データメモリ４１０は予備のメモ
リを具備しており、比較モードにおいて、高速制御ユニ
ソｌ−４６０によって、データメモリ４１０内に以前ス
トアされたデータは最新のストアされたデータと比較さ
れる。比較は両データの排他的論理Ｏｆ？をとることに
よってなされる。比較結果は通信バス６００を介して表
示器１０００に入力される。第５図に示された比較結果
は、両データが同一であることを示す。停止条件が設定
されている場合において、前記以前にストアされたデー
タと最新のストアされたデータが相異すれば、データメ
モリ４１０への書込みは停止する。

第１４図は、第１０図に示したデータメモリ４１０のデ
ータ形式を示す。図において、ブレークイベントを生ぜ
し７めるサンプルトスチー１−条件は位置１〜（Ｎ〜１
）に順次ストアされる。“Ｎ−１”イベントフラグの検
出により、サンプルトスチー１−条件は残りのメモリ位
置に順次書き込まれ、そのため該メモリがいっばいのと
き最も古いデータ上に書き込まれる。最終トリガを生ぜ
しめるステートを含んで、メモリのトレース位置アドレ
スがレジスタにストアされ、そしてサンプルトステート
が残りのストレージ位置のうち適当な番号の位置に書き
込まれる。たとえば、トレース位置の検出でトレースが
“終り”に定義されるならば、トレース位置以後にサン
プルＩ−”ステートは書き込まれない。ストアトデータ
の発生順は、第９図にて示される通信バス６００１に現
われるトレース位置アトレスノ回復によって容易に再構
成される。カウント選択機能を有するシンクロナイザ４
５０が測定値計数器４３０を制御し、その内容はメモリ
アドレスの更新によってカウントメモリ４２０にストア
される。低速制御ユニ７）４８０によって具わる低速イ
ンターフェース能力により、高速制御ユニット４６０が
プロゲラＪ・でき、また通信ハス６００のインターフェ
ースのためのデータを選択およびラッチできる。

第１０図および第１３図に示すストローブ発生器４４０
はス１司コープのシーケンスを発生ずる。そのストロー
ブが一連のデークラッチ（図示せず）およびタイミング
論理量１２８（図示せず）に導入されたとき、その機能
を順序正しく発揮せしめる。実際と、多数のサンプルト
スチーｌ−が、ある一時同時に処理される各種ステージ
にある。

アクティブチャンネルの定義 再度第１図を参照する。記号“！”は、表示形式の指定
においである割り当てられた入力データチャネルの下に
現われる。１ｍｓにほぼ１回サンプルトステートは“最
終サンプル”バソプアに比較される。ステートは排他的
論理和によっていずれのビット変化をも検出する。そし
てその結果は、アクティブバッファおよび“最終サンプ
ル”バッファへのサンフルトステート入力と論理積がと
られる。１００サンプル後アクテイブバツフアは表示目
的のためにサンプルされる。ここで“！”がないことは
、ボンドクリップがｌ１Ｉｌ＆脱したことを示すと共に
チャンネルが何か他の点で不都合であることを示す。従
って使用の際極めて好都合である。

【図面の簡単な説明】

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図。第２図は本発明のロジック・アナライザの
トレース条件表示を示す図。第３図は本発明のロジック
・アナライザのストアトデータステートのリスト表示を
示す図。第４図は本Ｑ　ＵＪＪ　ノｃ＋　シック・アナ
ライザのストアトテークステートのグラフ表示を示す図
。第５図は本発明のロジック・アナライザの比較モード
での表示リストを示す図。第６図は本発明のロジック・
アナライザの入力キーボードを示す図。第７図は本発明
のロジック・アナライザのブロック図。第８図は本発明
のロジック・アナライザのメモリの内容を示す図。第９
図は本発明のロジック・アナライザのアドレスの関係を
示す図。第１０図は第７図の捕捉システム部２５０の詳
細ブロック図。 第１１図は第１０図の多重パターン認識ユニット３１５
のより詳細なブロック図。第１２図は本発明のロジック
・アナライザのシーケンストリガ回路のブロック図。第
１３図は第１０図の測定制御モジュール４００のより詳
細なブロック図。第１４図は第１０図に示したデータメ
モリ４１０のデータ形式を示す図。第１５図は本発明の
ロジック・アナライザのラベル形式ファイルを示す図。 第１６図は本発明のロジック・アナライザの表示形式化
論理動作の流れを示す図。 １００：データプローブ、２００ニステート認識モジユ
ール、３００：インデソクスモジュール、４００：測定
制御モジュール、２５０：捕捉システム部。 ７００：表示制御モジュール、８００：マイクロプロセ
ソサモジュール、９００：表示駆動モジュール。 １ｏｏｏ：　ＣＲＴ　、１ｔｏｏ：キーポーｌ包１２０
０：セルフテス（・プローブ駆動モジュール、　１３０
０：プリンタ出願人　横河・ヒユーレット・パソカード
株式会社代理人　弁理士　長　谷　川　次　男 １：１ く、　Ｕ− γ　０ ト ■ ■ １ＬＩＪ　ＬＩＪ　ｗｕ　１ １Ｖ′闇 クオリフγイ了ステート ＦＩＧ、１５ 第１頁の続き ０発　明　者　ゴートン・ニー・グリ　アメーンレイ　
レブ ０発　明　者　ステイープ・ニーーシ　アメエノ寸−ド
　ン・ ０発　明　者　エフ・ダンカン・テリ　アメ−ブ・ リカ合衆国コロラド用コロラド・スプリングス、キュラ
・プレース１６１５ リカ合衆国コロラド用コロラド・スプリングス、パテイ
リンゲン３６０５　アパート２０ リカ合衆国アイダホ州メリディアン、アメペン・コード
ライブ２７６０

Claims (1)

【特許請求の範囲】
1. 複数のデジタル信号を入力する入力手段と、前記デジタ
   ル信号を記憶する記憶手段と、前記記憶手段に記憶され
   たデジタル信号の値および前記記憶手段のアドレスに関
   連する点を直交座標上に表示する表示手段とを具備して
   成るロジック・アナライザ。