JPS6057266A - ロジツク・アナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デジタル信号の論理状態を表示する装置に関
する。

従来デジタル信号の論理状態を表示する装置としてのロ
ジックステートアナライザは、１つの予め選択されたク
オリファイアメテート条注を満足するのに応じて入力デ
ータステートのストレージを付勢し、また第２クオリフ
アイアステート条件を満足するデータステートのストレ
ージを付勢するのみである。表示モードとしては、形式
化されたりスティングあるいはストアされている全体の
データステートに単に基いたある種のベクトルマツピン
グがあつｔこ。

本発明の一実施例に含まれる複トリガ回路には特願昭５
２−１３７４１「トリガ信号発生回路」に述べられてい
る形式のものが用いられる。これらのトリガ回路は、予
め選択されたクオリ７アイアステート条件の１つを満足
する入力データステートに応じて出力信号を発生する。

カウンタおよび関連するシーダンス論理回路が第１群の
トリガ回路に接続されており、入力データステ−トのス
トレージが付勢されるべきときを決める。別がトリガ回
路がシーダンス論理回路に信号を発生し、それによりリ
スタートステート条件の検出に応答して付勢シーケンス
が再スタートされる。データステートのストレージは、
第２群のトリガ回路によって更に修飾化される。この第
２群のトリガ回路の出力信号は論理和結合され、しかる
後メモリ論理回路に供給され、これによって予め選択さ
れたステート条件の１つに合致するデータステートのみ
がストアされる。第１メモリにストレージされるデータ
ステートに並列的に第２メモリがロードされる。第２メ
モリにロードされるデータは、２進カウンタの内容を含
んでいる。２進カウンタが、内部クロック回路あるいは
計数トリガ回路のいずれか又は交互に接続される。前記
内部クロック回路はストアトステート間の時間関係が決
められるために、そして前記計数トリガ回路は前記カラ
／りは予め定められｔこデータステートの状態発生を計
数できるようになっている。計数トリガ回路により、選
択されたデータステートのストレージの中間に計数クオ
リファイアメテート条沖を満足する入力データステート
の発生数が確定される。

入力データステートは、　レターラベルにある隣接セン
トのピントを削り当てることによって形式化される。各
ラベルは独立に番地付ゆ可能フィールドとして順次処理
され、そして独立の基数が各ラベルに対応して選択され
得る。次の動作および入力データへの基準は、これらの
ラベルを参照する。平面表示をするために、ラベルフィ
ールドはアルファベット順序にて一つながりとなってい
る。

別なグラフ化表示は、ストレージにおける反復性ある位
置の関数として選択ラベルフィールドに対応するストア
トピットの２進数をプロットするう表示形式の指定 ３２人力データチャネルを興味の対象となっているパラ
メータに分配すべくデ〜りを形式化する。

それぞれ隣接しているデータチャネルは単一のノくラメ
ータとして娠舞い、そしてそれぞれは６つσ）ラベル４
−Ｆのうち１つに割り当てられるつ第１図は表示形式の
指定を示す図である。図中長方形で黒く囲った部分は選
択的な入力フィールドを示す。図において、アドレスノ
（スの１６ビツトはラベル″Ａ　”に、データノ（スの
８ビツトはラベル“Ｄ”にそれぞれ割り当てられて（・
る。またボッド（ＰＯＤ）ＩＬ／ｌ）１ビツトはラベル
″Ｆ′に割り当てられ、残りの７ビツトは割り当てられ
ていない（記号゛Ｘ”で表わす）。更なる指定およびデ
ータ操作は、Ｌ記のラベルを基準とするととによって行
われる。このようにして割り当てられたラベルのグルー
プごとに、正あるいは負の”論理極性”の指定および２
進、８進、１０進あるいは１６進と基数の指定が行われ
る。更に、入力データチャネルがサンプルされるときの
正あるいは負のクロックトランジション（″クロックス
ロープ”）が選択される。

第１６図は表示形成化論理動作の流れを示す図、第１５
図はラベル形成ファイルの形式を示す図である。第１６
図に示すマイクロプロセッサ８００ヘキーボードから入
力信号が与えられると第１５図にて詳細に示すようなラ
ベル形成ファイルが構成される。これは表示形式を指定
するパラメータを含んでいる。また、４ＢＣ順に連なっ
た１ｃＩＩ表示データファイルおよびグラフ状表示デー
タファイルの構成中のストアトデータステートを処理す
るのに利用される。上記２つの表示データファイルのう
ちいずれかが、その後選択され使用されて、表示制御モ
ジュール７００およびＣＲＴ表示器１０００による表示
目的に供されるう トレース条件 入力データチャネルはそれぞれ割り当てられたラベル毎
に指定されｔこクロックトランジションでサンプルされ
、モしてイ固々のサンプルトステートとして扱われる。

トレース条件によって、サンプルトステートのどれが表
示用にストアされるべきであるか、またどのサンゲルト
ステートが計数測定のために計数されるべきであるかを
決める。トレース条件には、）レース位置、選択的トレ
ースおよび計数測定を指定するステート条件の定義が含
まれるっこれらステート条件によって、割り当てられｔ
こ入力データチャネルのステートは、基数が２進の場合
１．０あるいは×（無関係）の任意の組合せで定義され
る。まｔこ基数が８進、１０進あるいは１６進の場合に
は、英数字および×で適宜ステート条件は指定される。

予め定めたステートシークンスを満足せしめる入力デー
タに応答してトレース位置を始め（ｓ　’ＩＩ’　＆Ｒ
Ｔ）、中央（ｏｌＴｇｒｔ　）あるいは終り（ＩＩＥＮ
Ｄ　＞に選択できるので、選択的トレースが可能である
。

本出願明細書忙基づけば、このような選択的トレースを
確実洗行わせることができる。７ステ一ト条注までのス
テートシーデンスが指定され六二順序によって満足され
ると、それによりステートシーケンスな満足しない中間
ステートは無視される。

最モ単純なステートシーケンスは単一のステート条件で
ある。ブランチ、ループあるいはネステツド形のステー
トもステートシーケンスを適切に定義することによ−っ
て直接解析できる。更に、ステートシーケンスにおける
各ステート条件は、該ステート条件が満足される前に１
〜６５５３６回生じるように指定される。この形式の位
置決定により、所定のステート計数にて始まるループの
Ｉ】番目のバスを解析することができる。クロック遅延
は、いずれかのステートのｎ番目の発生状態を定義する
ことによって具わる。予め定めたりスタートステート条
件に基く解析の前あるいは同時に予め定めたステートシ
ーケンスが満足されないならば、トレース論理回路は該
予め定めたステートシーケンスを満足せしめるような動
作を再びなすように特定される。゛いずれかのステート
”による再スタート動作においては、ステートシーケン
スが何らの不！１′８定な中間ステートなしで満足され
ることが心安である。

第２図はトレース条件表示を示す図である。図示スる表
示は、４ステ一ト条注のシーケンスヲ満足することによ
って始まるトレース位置用の表示である。またリスター
トステート条件も定義される。

選択的トレースは、サンプルトステートが表示用にスト
アされるように修飾化される９　１〜７までσ）ワード
がステート条件として指定可能である９対象とすべくサ
ンプルトステートのみを選択的にトレースすることＫよ
り、不必要なステートを探し出す無駄な時間を省くこと
ができるので、実際ヒその６４項を越えてトレースのみ
かけ一ヒの大きさが拡大される。また“論理和゛°で指
定されるステート条件の第ｎ番目の満足の度毎にのみス
トアするよ５１Ｃ１発生語が特定される。第２図は、単
一のステート条件による選択的トレースの発生状態をも
示す。

ストアされている６４ステートのそれぞれに対応してい
る”時間”あるいは”ステートカウントな計数測定し、
そして次の２つの形式のうち１つによって表示される。

絶対形式・・・・・・−トレースポジションからの計数
相対形式・・・・・・前のトレースステートからの計数
時間計数は順次ストアされるステートの間の内部クロツ
クの発生数を計数することによってなされそして表示は
秒単位で行われる。まＩこステート計数は、順次ストア
されるステート間の指１１テステート条１４：（”カウ
ント”）の発生数を単に計数するのみでよい。例えば、
”いずれかのステート”を指定することは、入ガデータ
の選択されたクロック転移の計数となる。第２図におい
て、ステート計数は、ストアされた各サンプルトステー
トの中間で指定ステート条件の発生によってなされる。

内部測定端ストレージ ６４サンプルステートの１つの完全な測定皿は内部的に
ストアされ、また該測定端には表示形式、トレース条件
および表示の指定とステートシーケンスを定義するステ
ート条件を満足せしめるサンプルトステートが含まれる
。”現在の測定１直”はストアされて、後の解析の／こ
めに０ストアト測定１直パどなる。”トレース比較゛は
前にストアされたトレースの結果を前記現在の測定端と
比較し、そしてデータストレージの更なるクオリファイ
アとして利用される。なお前記トレース比較に′）いて
は、μＦにより詳細に述べる。

表示の指定 最新測定端の出力表示形式は、トレースリスト、トレー
スグラフあるいけトレース比較から選択される。

第３図は、ストアトデータステートのトレースリスト表
示を示す図である。図において、トレースリストはスト
アトステートの発生順で示すリスティングであるっ２０
トレースステート（ｌライン当りｌステート）が同時に
ＣＩ％Ｔ表示面一ヒに現われる。ＲＯＬＬ”　キーによ
り、６４ストアトステートの走査が可能となろう各ライ
ンには、ライン番号、割り当てられたラベルにアルファ
ベット順にてそれらの基数に従ってストアされたステー
ト、および時間あるいはステート計数（もし選択される
ならば）が含まれる。

第４図は、ストアトデータステートのトレースグラフ表
示を示す図である。図において、トレースグラフは、指
定ラベルにおけるデータの大きさと６４ストアトステー
トすべてのストレージ位置との関係を示すつ各ステート
により、その２進の大きさに対応した垂直位置が与えら
れ、また連続的なステートの発生順序に従って水平位置
が大きくなる。その結果は、電圧の大きさによって表示
されるオシロスコープ表示部にてアナログ波形で示され
る。グラフ化されるべきラベルは、″グラフトラベル”
を指定することによって選択される。

ステートの内容による大きさのスケーリングは、垂直軸
上の゛上限”および゛下限”を指定することによって制
御される。これらの上下限は対数的な自動レンジ制御に
従って比例的あるいは起動的に変化されて指定される。

このため、容易にグラフの一部がフルスケール表示に倍
増、される。　トレースリストにて観測されるラインに
対応する２０点が強く光る。この輝度強化された部分は
また”ＲＯしＬ”制御に応答し、そしてそれらの対応す
る絶対随はトレースリス）Ｋて読み取られる。

第５図はトレース比較出力の表示リストを示す図である
。図において、トレース比較は、″′最新測定直”にお
けるデータと６ストアド測定喧”によるデータとの間の
相違を表にしてリスティングする。このリスティングは
、トレースリストにおけると同様の形式にて行われる。

２つの測定結果は排他的論理和で出力表示される。すな
わち、同一ビットはＯと、そして等しぐないビットは１
として表示される、８進数の０３″は２進数の”０００
０１１”Ｋ相等し、そして右の２つのビットは２つの測
定において異なることを示す。トレース比較はまた６比
較されたトレース”モードを現わし、該モードでは最新
測定器とストアされた測定器とが等しいかあるいは等し
くなくなるまで測定を再実行する。これは、５ＴＯＰ＝
あるいはｓ　’ｒ　ｏ　ｐ≠キーに従って行われる。

トレースモード オプションとして３つのトレースモードがある。

６トレース″は、単一の最新測定を実行せしめム１連続
トレース“は、最新測定の実行を連続的にくり返す。“
比較されたトレース″は、ストアト測定直に所望比較眞
が得られるまで最新測定の実行が繰り返される。

クロック付勢およびトリ゛ガ出力 トリガ出力からは、オシロスコープのような外郭測定器
のために供され得るトリがパルスが発生される。トレー
ス位置が観測される各時間に５０１Ｓのパルスが発生さ
れる。クロック付勢出力はクロックをゲートするかある
いは被測定装置に割り込み動作を行うのに有益である。

高信号レベル１こより、トレース位置のために測定器が
サーチ動ｆＦ”ｒ行っていることが示される。トレース
位置が見つかったかあるいは停止キーが押されている間
２０ツク付勢出力は高信号レベルのまま維持されるっ キーボードおよび条件の指定 第６図は入力キーボードを示す。図において、キーは機
能別に４つのブロックに分かれているう”ＣＵＲＲＥＮ
ｒ　ＭＥＡＳＵＲＩｉ：ＭＥＮｒ　ＤＩＳＰＬＡＹ”　
。

’ＥＮ’ｒＲＹ″、　”　ＥＤＩＴ”　オヨヒ″’ＥＸ
ＥＣＵＴＥＳＴＯＲＥ”の４つである。ノ（ワーアツプ
シーケンスにより先ず最初の表示形式は任意であり、次
いで自動的に１６進トレースリスト表示が選択される。

”ＲＯＬＬ　ＤＩＳＰＬＡＹ”キーを操作することによ
り、ストアされた６４ステートのいずれかの部分の表示
が可能となる。”ＦＯＲＭＡＴ　５ＰＥＣＩＦ’ＩＣＡ
ＴＩＯＮ”　キーを押すと表示形式が変化する。Ｅ［）
ＩＴ　ブロックのカーソルキーによってカーソルが動か
され、それにより表示面上に反転ビデオフィールドが点
滅して、選択可能なエントリフィールドが指摘される。

”ｒＲＡｃＥ　５ＰＥＣＩＦ’ＩＣＡＴＩＯＮ”ｒ−−
を操作スることによってトレース条件の表示を選択する
ことＫより、トレース条件は編集され得る。この編集は
、表示形式の指定が編集されるのと同様な方法で達成さ
れる。

詳細な説明 入力ステートは、ｌ（Ｉ　ＭＨｚ　までの周波数で、３
２個の高インピーダンスの町変閾（直データプローブを
介して検出される。

第７図は、本発明の一実施例によるデジタル信号表示装
置のブロック図である。図において、データプローブ１
００は、４つの８ビツトデータボツドとクロック検出用
の第５ボンドとに分けられる。

各ボンドは、Ｔ　Ｔ　Ｌ論理問直にグリセットされるか
あるいは＋ｌＯｖ〜−１０ｖの範囲内で可変的に調整さ
れて入力論理レベルを翻訳する。データプローブ１００
からのクロック信号および３２人力データチャネルは、
ステート認識モジュール２００に入力される。内部サン
プリングクロックが選択されたクロックスロープに応答
して発生され、入力データ信号が選択されり閾１直電圧
と比較されて翻訳され、そ（−でデータ信号が内部サン
プリングクロックの発生に応答してランチされる。ステ
ート認識モジュール２００は、高速捕獲システムバス５
００に？ノブルされたステートを出力する。インデック
スモジュール３００は捕獲システムバス５００−ヒのサ
ンプルトステートをアクセスし、該サンプルトステート
を選択されたステート条件に比較ｌ−１そしてトレース
位置、選択的ストレージエベントおよびステートカウン
トエベントを定義する。測定制御モジュール４００もま
た捕獲システムバス５００をアクセスし、そしてステー
トあるいは時間の計数およびサンプルされたデータステ
ートを、インデックスモジュール３００によって検出さ
れたエベントに応答してストアするう 捕獲システム部２５０は通信バス６００によって他のシ
ステムモジュールと接続されており、該バス６００によ
って選択されたデータの転送および選択されたモジュー
ルのアドレスが行われる。

第８図は本発明装置におけるメモリの番地内容を示す図
である。第７図および第８図において、通信バス６００
にて１８００とＩ　ＦＦＦ’との間のアドレスによりス
テート計数測定および測定制御モジュール４００のメモ
リにストアされたサンプルドデータステートがアクセス
される。

第９図は、第８図のメモリにおける物理的アドレスト論
理的アドレスとの間の関係を示す図テする。

第１０図は、第７図における捕獲システム部２５０の詳
細ブロック図である。図において、インテックスモジュ
ール３００によっテ、捕獲シス−ｙ−ムバス５００のサ
ンプルトステートが、多重］（ターン認識ユニット３１
５にストアされているクオリファイアステート条件と先
ず比較され、それによりトレース位置が検出される。前
記多重パターン認識ユニット３１５に具わるデジタルパ
ターントリガ回路としては、例えば特願昭５２−１３７
７４１　ｒ）リガ侶号発生回路」に述べられているもの
がある。

第１１図は第１０図の多重パターン認識ユニット３１５
のより詳細なブロック図である。図において、多重パタ
ーン認識ユニット３１５は４ビツトメモリを複数個具え
て８個までのクオリファイステート条注を検出するよう
にしており、ここで各クオリファイアステート条件は、
ｌ、Ｏ，Ｘ入力の２進形式で同一判断される。

再度第１０図を参照する。パターンセレクタ３２５は、
多重パターン認識ユニツ）　３１５からの８八Ｍｇライ
ン出力のうちの１つを選択し、そして選択された出力を
状態計数器３４５に供給する。計数器３４５は選択され
たクオリファイアステート条件の発生回数を計数１、そ
して該選択されたクオリファイアメテート条注の発生回
数がある特定数になるのに応答して出力を発生する。こ
の出力は゛ブレークエベント′”の項目に該当し、そし
てシーケンス倫理回路３５０が応答するにはパターンセ
レクタ３２５が順序として次のクオリファイアステート
条件を選択する必要があり、また計数器３４５が対応す
るカウントを選択する必要がある。シーケンス論理回路
３５０　＋ｔ　−ｊ　ｆ、ＮＥＸＴ　ＴＯＬＡＳＴ　Ｂ
ＲＥＡＫＥＶＥＮＴ”の発生の検出に応答してＮ−１”
のエベントフラグを出力する。

第１２図は、簡単化された順序トリガ回路を示すブロッ
ク図である。図において、多重パターン認識ユニット３
１６は、多重パターン認識ユニット３１５およびパター
ンセレクタ３２５０機能を具えている。またシーケンス
論理回路３５１は、シーケンス論理回路３５００機能を
具えているがただステートシーケンスの完ｒＫ応じて最
終トリガが出力されることが鬼なる。多重パターン認識
ユニット３１６を実現する他の方法はアドレスにおいて
最大有効ピントである３セレクタビツトを具備せしめて
おげばよく、それにより比較器がステートシーケンスの
順序的ステート条件を比較するときメモリの各セグメン
トに従ってその比較が行われる。

再度第１０図を参照する。　トレースセレクタ３２０が
ＡＭＥラインとＯＲ”結合している点板外、選択的トレ
ースが同様な方法で具わっている。トレースカウンタ３
４０は、各＝ｌｎ番目′″と、ｊＭＩＥとのＯＲ出力を
計数してトレースエベントフラグを出力する。

リスク、−トユニット３１０により、シーケンス論理回
路３５０が選択されたりスタートステート条件の検出に
続いてステートシルケンスの満足せしめる動作をリスタ
ートさせる。リスタートユニット３１０は、シーケンス
論理回路３５０　Ｋよりブレークエベントの検出に対応
するデータステートのために無能化される。前記論理回
路３５０により１いずれかのステート″にリスタートス
テート条件を設定することにより、何らの不特定中間ス
テートなしでステートシルケンスが満足されろうステー
トカウントユニッ）　３０５により、計数されるべき選
択されｔこステート条件のそれぞれの検出時に測定制御
モジュール４００におけるカウンタがストローブされる
。

第１３図は、第１Ｏ図に示した測定制御モジュール４０
０のより詳細なブロック図である。第１０図および第１
３図において、インデックスモジュール３００からのエ
ベントフラグが高速制御ユニット４６０に入力され、そ
して捕獲システムバス５００においてどのテンプルステ
ートがストアされるべきかが決定される。高速制御ユニ
ツ）　４６０はデータメモリ４１０そして計数メモリ４
２０を次いでアドレスする。

第１４図は、第１Ｏ図に示したデータメモリ４１０のデ
ータ形式を示す。図において、プレークエベントの結果
となるサンプルトステート条件は位置１−（Ｎ−１）に
順次ストアされる。”Ｎ−ｔ”エベントフラグの検出に
より、サンプルトステート条件は残りのメモリ位置に順
次書き込まれ、そのため該メモリがいっばいのとき最も
古いデータ上に書き込まれる。最終トリガの結果となる
ステート条件を含むメモリ位置・のトレース位置アドレ
スがレジスタにストアされ、そしてサンプルトステート
が残りのストレージｆ装置のうち適当な番号の位置に書
き込まれる。例えば、トレース位置の検出でトレースが
終りに定義されるならばトレース位置の検出に続いて丈
ンプルドステートは書き込まれないっストアトデータの
発生順は、第８図にて示される通信バス６００−ヒに現
われるトレース位置アドレスの回復によって容易に再構
成される。

カウントセレクタおよびシンクロナイザ４５０が測定瞳
計数器４３０を制御し、その内容はメモリアドレスの更
新によってカウントメモリ４２０にストアされる。低速
制御ユニット４８０によって具わる低速インターフェー
ス能力により高速制御ユニット４６０がプログラムでき
、また通信バス６００のインターフェースのためのデー
タを選択およびラッチできる。

第１Ｏ図および第１３図に示すストローブ発生器４００
はストローブのシーケンスを発生する。そのストローブ
が一連のデータラッチ（図示せず）およびタイミング論
理回路（図示せず）に導入されたとき、その機能を順序
正しく発揮せしめる。

実際上、多数の゛す゛ンプルドステートがある一時同時
に処理される各種ステージにある。

アクティブチャネルの定義 再度第１図を参′照する。記号６！″は、表示形式の指
定においである割り当てられた入力データチャネルμ下
に現われる。１　（ｍＳ　）にほぼ１回サンプルトステ
ートは６最終サンプル”バッファに比較される。ステー
トは排他的論理和によっていずれのビット変化をも検出
する。そしてその結果は、アクティブバッファおよび６
最終サンプル”バッファへのサンプルトステート入力と
論理積がとられるっ　１００サンプル後アクテイブバツ
フアは表示目的のためにサンプルされる。、！”がない
ことは低チャネルが活性であることを示し、そして測定
中ボンドクリップが離脱したことを示すと共にチャネル
が同か他の点で不都合であることを示す。従って使用の
際極めて好都合である。

【図面の簡単な説明】

第１図は本発明のロジックアナライザの表示形式の指定
を示す図。第２図は本発明のロジックアナライザのトレ
ース条件表示を示す図。第３図は本発明のロジックアナ
ライザのストアトデータステートのリスト表示を示す図
。第４図は本発明のロジックアナライザのストアトデー
タステートのグラフ表示を示す図。第５図は本発明のロ
ジックアナライザの比較モードでの表示リストを示す図
っ第６図は本発明のロジックアナライザの入力キーボー
ドを示す図。第７図は本発明のロジックアナライザのブ
ロック図っ第８図は本発明のロジックアナライザのメモ
リの内容を示す図。第９図は本発明のロジックアナライ
ザのアドレスの関係を示詳細ブロック図っ第１１図は第
１０図の多取パターン認識ユニット３１５のより詳細な
ブロック図。 第１２図は本発明のロジックアナライザのシーケンスト
リガ回路のブロック図。第１３図は第１０図の測定制御
モジュール４００のより詳細なブロック図。第１４図は
第１０図に示し仁データメモリ４１０のデータ形式を示
す図。第１５図は本発明のロジックアナライプのラベル
形式ファイルを示す図。第１６図は本発明のロジックア
ナライザの表示形成化論理動作の流れン示す図。 １００：データフ０ロープ、２００ニステート認識モジ
ユール、３００　：インデックスモジュール、４００：
測定制御モジュール、２５０：捕捉システム部、７００
：表示制御モジュール、８００：マイクロプロセッサモ
ジュール、　９００　：　ａ示ＭＩＸ動モジュール、１
０００　：　ＣＲ，Ｔ　、１１００　：キーボード、１
２００　：セルフテストフローブ駆動モジュール、１３
００　：　フリンタ。 ■ １ １ １ ＦＩＧ、１５ ラベル投示形式フＹイル 第１頁の続き ０発　明　者　ゴートン・ニー・グリ　アメリーンレイ
　レブラ ０発　明　者　ステイープ会ニー・シ　アメリエノｆ−
ド　ン・テ ＠発　明　者　エフ・ダンカン・テリ　アメリー　ブ・
ド 力合衆国コロラド州コロラド・スプリングス、キュ・プ
レース１６１５ 力合衆国コロラド州コロラド拳スプリングス、パイリン
ダン３６０５　アパート２０ 力合衆国アイダホ州メリディアン、アメペン・コーライ
ブ２７６０

Claims (1)

【特許請求の範囲】
1. デジタル信号が入力される入力部と、整数Ｋ、Ｎ、クオ
   リファイ条件、トリガ条件を設定する設定手段と、前記
   クオリファイ条件かに回発生するごとに前記デジタル信
   号を書込み、前記トリガ条件がＮ回発生したことに基づ
   いて書込みを停止する記憶手段とを具備して成るロジッ
   ク・アナライザ。