JPS6057264A - ロジツク・アナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシーケンス・トリガ機能を有するロジック・ア
ナライザに関する。

従来のロジック・アナライザは単一の信号若しくはパタ
ーンによる１−リガ機能しか有しておらず、複雑なプロ
グラムの解析には不通であった。

本発明は上記欠点に鑑みなされたもので、デジタル信号
が所定のパターンで、順番に生じた時に１−リガする様
にしたロジック・アナライザを提供することを目的とす
る。

（表示形式の指定） 例えば３２チヤンネルのデジタル入力データを所定のパ
ラメータに分配し、データを形式化する。

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図で、ＣＲＴ上に表示される。各隣接するチャ
ンネルのデータは、６１１１ｉ１のラベル（Ｉ５＾ＤＥ
Ｌ）Ａ−Ｆの中の１個に割り当てられる。同じラベルに
割り当てられたチャンネルのデータは、グループを形成
し゛、単一・のパラメータとして振舞う。第１図中、長
方形で囲った部分は選択的に入力可能なフィールドを示
す。第１図において、ボッド（ＰＯＤ）３．４のチャン
ネルであるア１゛レスハスの１６ビノトはラベルＡに、
ボット２のチャンネルであるデータバスの８ビツトばラ
ベルＤに割り当てられている。又、ボッド１の１ピノｌ
−はラベルＦに割り当てられ、残りの７ビソトは割り当
てられていない（記゛号Ｘで表す）。その他の指定およ
びデータ操作は、前記ラベルに基づいて行なわれる。図
では、ラベルＡ、Ｄ、Ｆの論理極性（ＬＯＧＩＣｌ’０
ＬＡＲＩＴＹ）が各々正（→−）の場合が示されており
、論理極性が正の場合を論理１と判断する。基数（ＮＬ
ＩＭＥＲＩＣＡＬ　ＢＡＳＥ）ば各々１６進（ＨＥＸ）
、１６進、２進（ＢＩＮ）で定義されている。前記基数
はその他に、８進（ＯＣＴ）、１０進（Ｄ　Ｅ　Ｃ）で
定義することも可能である。又、入力データがサンプル
されるときの正あるいは負のクロック遷移（ｃＬｏｃＫ
ＳＬＯＰＥ　＞が示される。第１図では、クロック遷移
が正の場合が示しである。

即ち（＋）で示される。

第１６図は、本発明のロジック・アナライザにおける表
示形成のための論理動作の流れを示す図で、第１５図は
本発明のロジック・アナライザのラベル表示形式ファイ
ルを示す図である。第１６図において、キーボード１１
００を介してラベル割当て、基数等を表わす信号がマイ
クロプロセ／号８００に人力されると、第１５図に詳細
に示すようなラベル表示形式ファイルが構成される。こ
れは表示形式を指定するパラメータを含んでいる。

又、連結定義により、Ａ、Ｂ、Ｃ順に連なワたＡＳＣＩ
Ｉｉ示データフ子データファイルフ表示データファイル
において、ストアされた即ち書き込まれたデータステー
ト（ストアドデークステート）を処理するのに利用され
る。一方、捕捉システム２５０で捕捉された入力データ
ステートは記憶装置４１０．４２０に記憶される。前記
記憶された入力データステートは、前記２つの表示ファ
イルに対応する形式で表示制御モジュール７００を駆動
し、表示部（ＣＲＴ）１０００で対応する形式の表示が
成される。

（トレース条件） 第２図はｌ−レース条件を示す図で、まずその概要を述
べる。第１図で説明したように各チャンネネルの入力デ
ータは、各々割り当てられたラベル毎に、指定されたク
ロック遷移でサンプルされる。

トレース条件によって、サンプルされたデータの中のい
ずれが表示用にストアされるべきかというクオリファイ
条件が決定され又、どのサンプルされたデータが計数測
定のために計数されるべきかが決定される。前記クオリ
ファイ条件として、所望の条件を満たず時（例えばデジ
タル入力信号若しくは他の外部信号が所定の状態になっ
た時）のクロックに同期するデータをメモリ内に書き込
むクロソククオリファイ条件および所望のデータパター
ンのみをメモリ内に書き込むブータフオリファイ条件等
がある。ｌ・レース条件として前記の他に選択的トレー
スおよび計数測定を指定する条件等がある。割り当てら
れた入力データは基数が２進の場合、１．０およびＸ（
無関係）の任意の組み合せで定義される。又、基数が８
進、１０進。

１Ｇ進の場合には英数字およびＸで定義される。

予め定めたステートシーケンスを満足する入力データに
応答して、トレース位置を初め（５ＴＡＲＴ）、中央Ｃ
ＣＥＮＴＥＲ）あるいは終り　（１三ＮＤ）に選択する
こともできるので、選択的トレースが可能である。７ス
テー１・までのステートシーケンス条件が設定でき、シ
ーケンス条件に含まれない中間ステートは無視される。

最も単純なステートシーケンスば単一のステート条件で
ある。

ブランチ、ループあるいはネステソド形のステートもス
テートシーケンスを適切に定義することによって直接解
析できる。更に、ステートシーケンスにおける各ステー
ト条件は、該ステート条件が満足される前に１〜６５５
３６回生じるように指定できる。これによって、所定の
ステート条件にて始まるループのｎ番目のバスを解析す
ることができる。クロック遅延は、いずれかのステー１
．のｎ番目の発生状態を定義することによって具わる。

予め定めた再スタートステート条件が、ステートシーケ
ンスが満足される前に生じる場合、トレース論理回路は
ステートシーケンスが満足されるまで、シーケンス動作
を再度繰り返す。ステー１−シーケンスで定義されたス
テート以外の全ステートが生じたとき再スタートする条
件が設定された場合、定義されたステートシーケンス間
にステートが存在してはならない。もし、定義されたス
テート間に他のスタートが生じると、再スタートされる
。

次に第２図を用いトレース条件を詳細に説明する。図で
、ラベル、基数等は第Ｆ図に対応している。第２図にお
いて、ステートシーケンス条件は、ラベルＡのステート
が、０３ＣＦが２回、　０３ｔ！２が３回、　０ＯＥ１
が１同順に生じた後、０３Ｅ３が１回発生したことに基
づいてトリガされ、トレースされる場合を示している。

なお、ラベルＤ、ＦばＸなのでシーケンス条件に関係し
ない。又、トレース位置は初め（ＳＴＡＲＴ　）に設定
されている。この設定は第６図のＦＩＥＬＤ　５ＥＬＥ
ＣＴキーにより成される。第２図のシーケンス条件が設
定された場合において、ラベルへの０３Ｅ３を含んでそ
れ以後に発生したクオリファイ条件を満たず６４個のデ
ータステー１〜が記憶装置内に書き込まれた後、書き込
みは停止する。

この場合、０３Ｅ３およびそれに対応するラベルＤ。

Ｆのデータ等が最初の位置に表示され、そしてそれ以後
に書き込まれたストア）、ステーｉ−が続いて表示され
る。ｌ・レース位置を中央（ＣＥＮＴＩＥＲ）に設定し
た場合には、０３１ｉ　３を中心に前後のデータステー
Ｉ−がストアされた後、書込みは停止する。トレース位
置を終り（ＥＮＤ　）に設定した場合は、０３Ｅ３の発
生により書込みは停止し、それ以前に書込まれたデータ
ステー１−が表示される。ここで、前記クオリファイ条
件とは、ラベルＡに関していえば、０３Ｅ１のみをスト
アするというブータフオリファイ条件であり、ラベル１
）、１＋に関していえば、ラベルへのデータが０３１０
になった時のクロ・７りに同期するデータをストアする
というクロソククオリファイ条件である。最大７個のス
テー１−をストアする様に指定できる。所望のサンプル
ステートのみを選択的にストアすることにより、不必要
なステートを省くことができるので、メモリ容量（本実
施例の場合６４行を記憶可能）を擬似的に拡大できる。

また、指定したステートがＮ回生しる毎に、前記指定し
たステートをストアするように設定できる（ＯＣＣＵＩ
？　）。さらに、ストアされている６４ステ一ト間の時
間、ステー１・発生数が測定され、次の２形式のいずれ
かによって表示される。

絶対形式、、、、、、　ｌ・レース位置からの計数値相
対形式、　、　、　、　、　、　ｉｉｊのストアされた
ステートからの言１数値 時間計数は順次ストアされるステートの間の内部クロッ
クの発生数を計数することによってなされそして表示は
秒ｔＩ１位で行なわれる。またステー１計数は、順次ス
トアされるステー１・間に発生ずるステート数を計数す
る。前記計数はクロックの数を基にして行なわれる。な
お、図示の場合の再スクーｌ−条件（１’１ＥＳＴＡＲ
Ｔ　”）は０３Ｅ４であり、シーケンス中に０３１Ｅ４
が生じた場合には、トリガ条件が再スタートされ、０３
ＣＩ＋の検出から開始される。

（測定値の内部記憶） ６４個のサンプルトステートの完全な測定値は内部的に
スＩ・アされ、また該測定値は表示形式、トレース条件
および表示の指定とステートシーダンスを定義するステ
ート条件を満足−已しめるザンプルトステートが含まれ
る。最新の測定値はストアされて、後の解析のためにス
トア１−測定値ななる。

１−レース比較モーｌ−において、前にストアされたト
レースの結果を前記最新の測定値と比較し、そして利用
できる。なお前記ｌ−レース比較については、以下によ
り詳細に述べる。

（表示の指定） 表示形式には、リスト表示、グラフ表示、比較モー１、
表示の３種類がある。

第３図は、ストアトデータステー１−のリス１表示を示
す図である。図において、リストはストアトステート ２０ステー１−（１ライン当り１ステート）が同時にＣ
ＲＴ表示面上に現れる。後述する１７０１几キーにより
、６４ストアトステートの走査が可能となる。各ライン
には、ライン番号、割り当てられたチーヘルにアルファ
へ７＋・順にてそれらの基数に従ってストアされたステ
ー１・およびステーｌ−δ１数値が表示されており又、
選択により時間計数値か表示される。

なおこの場合は、トレース条件の設定により、ラベル八
にて０３１Ｅ３．　０３Ｂ４．　０３Ｅ１等のステーｌ
一時のデータがスＩ−アされたことを示す。

第４図は、ストアトデータステー１−のグラフ表示を示
す図である。第４図において、グラフは、指定ラベルに
おりるデータの大きさと（縦軸）と６４ストアトステー
トずべてのス１ーレージ位置（横軸）との関係を示ず。

各ステートにより、その２進の大きさにり１応した垂直
位置が与えられ、また連続的なステー１の発生順序に従
って水平位置が大きくなる。グラフ表示されるべきラベ
ルは、グラフトラベル（ＧＲＡＰＩＩＥＤ　ＬＡＢＩＥ
Ｌ　）を指定することによって選択される。第４図には
、ラベルＦを選択した場合を示す。縦軸のスケーリング
設定は、縦軸上の上限（ＵＰＰＥＲＬＩＭＩＴ　）およ
び下限（ＬＯＷＥＲＬｌ、ＭＩＴ　）を指定することに
よって制御される。

これらの上下限は対゛数的な自動レンジ制御に従って比
較的あるいは起動的に変化されて指定される。

このため、容易にグラフの一部がフルスケール表示に拡
大される。リスト表示にて観測されるラインに対応する
２０点が強く光る。この輝度強化された部分はまたＲＯ
ＬＬキーによる制御に応答し、そしてそれらの対応する
絶対値はリスト表示にて読み取られる。

第５図は比較モートの表示リストを示す図である。図に
おいて、トレース比較は、“最新測定値”におけるデー
タと“ストアト測定値”によるデータとの間の相違を表
にしてリスティングする。

このリスティングは、リスト表示におけると同様の形式
にて行なわれる。２つの測定結果は排他的論理和で出力
表示される。すなわち、ビットが同一の場合は０と、そ
して等しくない場合は１として表示される。８進数の０
３”は２進数の“００００１１”に相当し、そして右の
２つのビットは２つの測定において異なることを示す。

１−レース比較はまた“比較されたトレース”モードを
現わし、該モードでは最新測定値とストアされた測定値
とが等しいかあるいは等しくなくなるまで測定を再実行
する。これらは、５ＴＯＰ＝あるいは５ＴＯＰ≠キーに
従って行なわれる。

（トレースモード） ｌ・レースモードには３種類ある。“′トレース”は単
一の最新測定を実行せしめる。“連続１−レース”は、
最新測定の実行を連続的に繰り返す。“比較されたトレ
ース゛ば、ストアト測定値に所望比較値が得られるまで
最新測定の実行が繰り返される。

（クロック・イネーブル出力およびトリガ出力）トリガ
出力はオシロスコープ等の外部測定器駆動用のトリガパ
ルスとしても働く。トレース位置が見つかるごとに５０
ｎｓｅｃ、のトリガパルスが発生する。クロック・イネ
ーブル出力はクロックをゲートするか若しくは被測定装
置に割り込み動作を行なうのに有益である。高レベル信
号によって、測定器がトレース位置の′サーチ動作を行
なっていることが示される。ｌ・レース位置が見つかっ
たか、あるいは停止キーが押されるまで、トリガ出力は
高レベル信号に羅持される。“表示形式の指定”が表示
されている時、クロック・イネーブル出力およびトリガ
出力は出力されない。

（キーボードおよび条件の指定） 第６図は入力キーボードを示す。図において、キーは機
能別に４つのブロックに分かれている。

測定表示部（ＣＵＲ−ＲＥＮＴ　ＭＥＡＳＵＲＥＭＥＮ
Ｔ　Ｄｉｓ）’ＬＡＹ）　。

エントリ部（ＥＮＴＲＹ　）　、編集部（ＥＤＩＴ）お
よび実、丘部（ＥＸＥＣＵＴＥ　５ＴＯＲＥ　）（７）
４ブロツクテある。

電源投入により任意の表示が成され、次いで自動的に１
６進形式のリスト表示が成される。

ＲＯＬＬ　ＤＩＳＰＬＡＹキーを操イ乍することにより
、ストアされた６４ステートのいずれかの部分が表示可
能となる。例えば一画面の表示ステート数は２０である
。

ＦＯＲＭＡＴ　Ｓｔ”ＥＣｌ１？１ＣＡＴＩＯＮキーを
押すことにより、第１図に示す表示形式設定用の画面が
ＣＩＩＴ」二に表示される。編集部のＣＵＩＩＳＯＲキ
ーの操作によってＣＲＴ上のカーソルが動かされ、カー
ソル位置に対応する表示面上の反転ビデオフィール１：
（第１図〜第４図の四角で囲った部分）が点滅して、選
択可能なエントレフィールドが示される。初めに、カー
ソルはクロック遷移（ＣＬＯＣＫ、５ＬＯＰＥ　）に対
応するエントリフィールドに位置し、前記エントリフィ
ールドには（」−）が表示され又、前記エントリフィー
ルドが点滅する。ＦＩＩＥＬＤ　５ＥＬＥＣＴキーを繰
り返し押すことにより、前記エントリフィールド内には
、（＋）、（−）が交互に表示される。所望のクロック
遷移を表示させることにより、クロック遷移が設定され
る。第１図はクロック遷移が（＋）に設定された場合を
示す。次に、下向き矢印のＣ［ｌＲ３ＯＲキーを一度押
すと、第１図のボッド４に対応する四角の左端にカーソ
ルは移動する。エン１−り邪のアルファベットキーへ〜
Ｆの操作により、所望のラベル付けがなされる。次に下
向き矢印のにｔｌＲ５ＯＲキーを押すことにより、カー
ソルはラベルへの論理極性に対応する四角内に移動する
。ＦＩＥＤＳεＬＥＣＴキーの操作により、論理極性が
（−１−）あるいは（−）に設定される。次に下向き矢
印キーの操作によりカーソルは、ラベルＡの基数に対応
する四角内に移動する。ＦＩＥＬＤ　５ＥＬＣＣＴギー
を繰り返し押すごとにより、ＩＩＩＥＸ、ＢＩＮ、　Ｏ
ＣＴ、　ＤＩＩＣ（７）順に繰り返し表示される。所望
の基数が表示されることにより、基数の設定がなされる
。第１図は、ラベルＡ、Ｄの基数が１６進、ラベルＦの
基数が２進に設定された場合である。

ＴＩ？ＡＣＩＥ　５ｐａｅｉｐ＋ｃＡｒＩｏＮキーを操
作し、第２図に示ず１−レース条件の表示を選択するこ
とにより、ｌレース条件は編集され得る。この編集は、
前述した表示形式の指定が編集されるのと同様な方法で
達成される。例えば、ラベル八において単一またはシー
ケンストリガ条件、トレース位置の指示、再スター１−
条件、ストアすべきデータの指定等が行なわれる。

（詳細な説明） 第７図は本発明のロジツク・アナライザのブロック図で
ある。マイクロプロセソ・ジ−モジュール８００にはプ
リンタ１３００．セルフテストプローブ駆動モジュール
１２００．キーボード１１００が接続されている。又、
マイクロプロセソセモジューる８００にば通信バス６０
０を介して表示駆動モジュール９００７表示制御モジュ
ール７００および捕捉システム部２５０が接続されてい
る。捕捉システム部２５０は測定制御モジュール４００
．インデックスモジュール３００．ステー１・認識モジ
ュール２００で構成されており、ステート認識モジュー
ル２００にはデータプローブ１００が接続されている。

キーボー１”１１００を操作することにより表示形式、
クオリファイ条件、ｌ−リガ条件等が設定される。デー
タプローブ１００は４個の８ビットデータボンドとクロ
ック用ボッ１；とに分けられる。各ボンドの闇値は、Ｔ
ＴＬ論理闇値あるいは−１−Ｌｏｌｌ〜−１０ｖの範囲
内の闇値に設定される。データプローブ１００は、入力
ステートを前記闇値に関連する論理レベル信号に変換出
力する。

データプローブ１００からのクロック遷移および論理レ
ベルの入力データステートば、ステート認識モジュール
２００に入力される。ステート認識モジュール２００は
、選択されたクロック遷移に応答して論理レベルの入力
データステートをサンプルし、ラッチし、高速捕捉シス
テムハス５００にサンプルしたデータステート（サンプ
ルドデータステート）を送出する。インデックスモジュ
ール３００は捕捉システムバス５００を介してザンプル
ドデータステ−１・をアクセスし、設定された条件くト
リガ条件、クオリファイ条件、シーケンス条件等）とサ
ンプルドデータステートとを比較し、トレース位置５選
択的ストアイヘンｌ−、ステート計数イヘン１−等を決
定する信号を出力する。測定制御モジュール４００も又
、高速捕捉システムバス５００を介してサンプルドデー
タステートをアクセスし、インデックスモジュール３０
０からの信号に応答してステート計数値３時間計数値、
データステー１・等をストアする。前記ストアされたデ
ータステ・−ト　（ストアトデータステート）はコミュ
ニケーションハス６００ヲ介して表示制御モジュール７
００．マイクロプロセッサモジュール８００および表示
駆動モジュール９００に送出され、設定された形式でＣ
ＲＴ　１０００上に表示される。所望によりプリンタ１
３００にプリントされる。

第８図は本発明装置におけるメモリの番地内容を示す図
である。

０番地〜Ｆ０７番地は表示駆動モジュール９００のＩＩ
Ａ門メセメモリ１０００番地から１１１０番地はプリン
タ１３００、キーボード１１．００．セルフテストプロ
ーブ駆動モジュール１２００のメモリ、１８００番地〜
ＩＦＩ’Ｆ番地は測定制御モジュール４００のメモリ、
４０００ｉ地〜４７ＦＦ番地はマイクロプロセッサモジ
ュール８００におりるＲＯＭメモリ、６０００番地〜７
ＦＦＦ番地もマイクロプロセッサモジュール８００にお
けるＲＯＭメモリである。

第７図および第８図において、通信ハス６００にて１８
００とＩＦＦＦとの間のアドレスによりステート計数測
定および測定制御モジュール４００のメモリにストアさ
れたザンプルドデータステート等がアクセスされる。

第９図は、″第８図のメモリにおける物理的アドレスと
論理的アドレスとの間の関係を示す図である。

第１０図は第７図における捕捉システム部２５０の詳細
ブロック図である。第１０図において、データプローブ
１００で論理レベルに変換されたデータステートは、ス
テート認識モジュール２００内のプローブインクフェー
ス２１０を介してランチ回路２３０へ入力される。サン
プルクロック発生器２２０は、選択されたクロック遷移
に応答してサンプルクロックを発生する。ランチ回路２
３０はサンプルクロックに応答してデータステートをサ
ンプルし、ランチする。サンプルドデータステートは、
捕捉システムバス５００　ヲ介してインデックスモジュ
ール３００および測定制御モジュ〜−ルー４００に入力
される。

インデックスモジュール３００によって、捕捉システム
ハス５００のザンプルドステートが、多重パターン認識
ユニンｌ−３１５にストアされているクオリファイステ
ート条件と先ず比較され、それにより識ユニット３１５
に具わるデジタルパターントリガ回路としては、例えば
特公昭５７−１９４６４号ｒ　＋・リガ信号発生回路」
に述べられているものがある。

第１１図は第１０図の多重パターン認識ユニソ１３１５
のより詳細なブロック図である。図において多重パター
ン認識ユニ・ノド３１５は４ビツトメモリを複数１１１
ｉ１具えて８閲までのジオリファイアステー１−条件を
検出するようにしており、ここで各クオリファイアステ
ーＩ・条件は、Ｌ、　Ｏ，Ｘ入力の２進形式で判別され
る。

再度第１０図を参照する。パターンセレクタ３２５は、
多重パターン認識ユニット３１５からの８八ＭＥライン
出力のうらの１つを選択し、そして選択された出力を状
態計数器３４５に供給する。計数器３４５は選択された
クオリファイアメテート条件の発生回数を計算し、そし
て該選択されたクオリフブイステー（−条件の発生回数
がある特定数になるのに応答してシーケンス論理回路３
５０および高速制御ユニット４６０に出力信号を発生ず
る。前記出力信号に応答してシーケンス論理回路３５０
は、／マクーンセレクタ３２５に次のステー１・を選択
するように指示信号を出力する。パターンセレクタ３２
５は指示信号に応答して次のステートを選択し、計数器
３４５はクオリファイアステーｔ・条件を特定回数だけ
計算し、高速制御ユニツＩ・４６０およびシーケンス論
理回路３５０に信号を出力する。したがって、前記クオ
リファイアステート条件として設定されたステートは、
特定回数化じるごとにデータメモリ４１Ｏ３計数メモリ
４２０内にストアされ、多重パターン認識ユニットのク
オリファイ条件を満たすステート若しくは全ステートが
記憶装置の残りの位置にストアされる。前記動作はシー
ケンス論理回路３５０に設定されたシーケンス条件を満
足するまで行なわれる。シーケンス条件がＭ個のステー
ｌ−により設定された場合″′Ｔｉ−１を番目のステー
トが発生するまで繰り返す。シーケンス中に再スタート
条件のステートが発生すると、再スターコー二、ノド３
１０によって再スタート動作するように制御される。

図１２図は、簡単化されたシーケンストリガ回路を示す
ブロック１２１である。図において、多重ツクターン認
識ユニット３１６　ハ、多重パターン認識ユニット３１
５およびパターンセレクタ３２５の機能を具えている。

シーケンス論理回路３５１は、シーケンス論理回路３５
０の機能を具えているが、ただステー　トシーケンスの
完了に応じて最終トリガが出力されることが異なる。又
、３５４はプログラム手段である。多重パターン認識ユ
ニノｌ−３１６を実現する他の方法はアドレスにおいて
最大有効ビ・）ｌ−である３セレクタピノｌ−を具備せ
しめておけばよく、それにより比較器がステートシーケ
ンスの順序的ステート条件を比較するときメモリの各セ
グメントに従ってその比較が行なわれる。

再度第１０図を参照する。トレースセレクタ３２０が選
択的ｌ・レースを制御する。トレースカウンタ３４０は
、第Ｈ番目のステートが発生したことを計数検知して、
トリガ信号に相当する１−レースイベントフラグを出力
する。

再スタートユニット 理回路３５０が選択された再スタートステー；−条件の
検出に続いてステートシーケンスの満足・ｕしめる動作
を再スターｌ−させる。再スタートユニット３１０は、
シーケンス論理回路３５０によりブレークイベントに対
応するデータステートのために無能化される。前記論理
回路３５０により全てのステーで再スター１−ステー１
・が生じるように条件を設定すると、何らの不特定中間
ステー１・かない場合にステートシアケンスが満足され
る。ステートカウントユニット３０５により、計数され
るべき選択されたステー１−条件のそれぞれの検出時に
測定制御モジュール４００におりるカウンタがストロー
ブされる。

第１３図は、第１０図に示した測定制御モジュール４０
０のより詳細なブロック図である。第１０図および第１
３図において、インデックスモジュール３００からのイ
ベントフラグが高速制御ユニット４６０に入力され、そ
して捕捉システムハス５００内のどのサンプルトスチ−
１−がストアされるべきかが決定される。高速制御ユニ
ット４６０はイベントフラグに応答して、設定されたＩ
−レース位置に対応するデータメモリ４１０および計数
メモリ４２０のアルス位置に、サンプルトスチ−１・、
ステーｔ−ｉｔ数値、時間計数値をストアした状態で書
込みを停止する。データメモリ４１０．計数メモリ４２
０のアルレスはアドレスマルチプレクセ４６２によって
指定される。又、データメモリ４１０．計数メモリ４２
０内のデータはハスバッファ４７０を介して通信ハス６
００へ出力される。データメモリ４１０は予備のメモリ
を具備しており、比較モー１−において、高速制御ユニ
ット４６０によって、データメモリ４１０内に以前スト
アされたデータは最新のストアされたデータと比較され
る。比較は両データの排他的論理ＯＲをとることによっ
てなされる＝比較結果は通信ハス６００を介して表示器
１０００に入力される。第５図に示された比較結果は、
両データが同一であることを示す。停止条件が設定され
ている場合において、前記以前にストアされたデータと
最新のストアされたデータが相異すれば、データメモリ
４１０への書込みは停止する。

第１４図は、第１０図に示したデータメモリ４１０のデ
ータ形式を示す。図において、ブレークイベントを生ぜ
しめるサンプルトステート条件は位置１〜（Ｎ〜１）に
順次ストアされる。“Ｎ−１”イベントフラグの検出に
より、サンプルトステート条件は残りのメモリ位置に順
次書き込まれ、そのため該メモリがいっばいのとき最も
占いデータ」二に書き込まれる。最終トリガを生ぜしめ
るステートを含んで、メモリのトレース位置アドレスが
レジスフにストアされ、そしてサンプルトスチー１−が
残りのストレージ位置のうち適当な番号の位置に書き込
まれる。たとえば、１−レース位置の検出で１−レース
が“終り゛に定義されるならば、トレース位置以後にサ
ンプルＩＳステー１・は書き込まれない。ストアトデー
タの発生順は、第９図にて示される通信ハス６００上に
現われるｌ−Ｌ−−ス位置アドレスの回復によって容易
に再構成される。カウント選択機能を有するシンクロナ
イヂ４５０が測定値計数器４３０を制御し、その内容は
メモリアドレスの更新によってカウントメモリ４２０に
ストアされる。低速制御ユニット４８０によって具わる
低速インターフェース能力により、高速制御ユニノｌ−
４６０がプログラムでき、また通信バス６００のインタ
ーフェースのためのデータを選択４６よびラッチできる
。

第１０図および第１３図に示すストローブ発生器４４０
はストローブのシーケンスを発生する。そのストローブ
が一運のデータラッチ（図示せず）およびタイミング論
理回路（図示せず）に導入されたとき、その機能を順序
正しく発揮せしめる。実際上、多数のサンプル１′ステ
ー１・が、ある一時同時に処理される各種ステージにあ
る。

アクティブチャンネルの定義 再度第１図を参照する。記号“１”は、表示形式の指定
においである割り当てられた人力データチャネルの下に
現われる。１ｍｓにほぼ１回サンプルトステートは゛最
終号ンプル゛バソプアに比較される。ステー１−は排他
的論理和によっていずれのビット変化をも検出する。そ
してその結果は、アクティブバッファおよび“最終ザン
プルパハノファへのサンフルトステート入力と論理積が
とられる。１００ザンプル後アクテイブバツフアは表示
目的のためにサンプルされる。ここで“！”がないこと
は、ボンドクリップが離脱したことを示すと共にチャン
ネルが何か他の点で不都合であることを示す。従って使
用の際極めて好都合である。

【図面の簡単な説明】

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図。第２図は本発明のロジック・アナライザの
トレース条件表示を示す図。第３図は本発明のロジック
・アナライザのストアトデータステートのリスト表示を
示す図。第４図は本発明のロジック・アナライザのスＩ
・アトデータステートのグラフ表示を示す図。第５図は
本発明のロジック・アナライザの比較モードでの表示リ
ストを示す図。第６図は本発明のロジック・アナライザ
の入力キーボードを示す図。第７図は本発明のロジック
・アナライザのブロック図。第８図は本発明のロジック
・アナライザのメモリの内容を示す図。第９図は本発明
のロジック・アナライザのアドレスの関係を示す図。第
１０図は第７図の捕捉システム部２５０の詳細ブロック
図。 第１１図は第１０図の多重パターン認識ユニット３１５
のより詳細なブロック図。第１２図は本発明のロジック
・アナライザのシーケンストリガ回路のブロック図。第
１３図は第１０図の測定制御モジュール４００のより詳
細なブロック図。第１４図は第１０図に示したデータメ
モリ４１０のデータ形式を示す図。第１５図は本発明の
ロジック・アナライザのラベル形式ファイルを示す図。 第１６図は本発明のロジック・アナライザの表示形式化
論理動作の流れを示す図。 １００：データプローブ、２００ニステート認識モジユ
ール、３ＯＯ：インデソクスモジュール、４００：測定
制御モジュール、２５０：捕捉システム部。 ７００：表示制御モジエール、８００：マイクロプロセ
ソサモジュール、９００：表示駆動モジュール。 １ｏｏｏ：　ＣＲＴ　、１ｔｏｏ：キーボード、　ｔ２
ｏｏ：セルフテストプローブ駆膨Ｊモジュール、　１３
００：プリンタＱ　σ く　。 γ ＦＩＧ、１５ ラベル表示形式フ了イル 第１頁の続き ＠発明者　ゴートン・ニー・グリ　アメリーンレイ　レ
ブラ ０発　明　者　ステイープ拳ニー・シ　アメリエパード
　ンφテ ＠発明者　エフ・ダンカン・テリ　アメリー　ブ・ド 力合衆国コロラド州コロラド・スプリングス、キュ・プ
レース１６１５ 力合衆国コロラド州コロラド・スプリングス、パイリン
ダン３６０５　アパート２０ 力合衆国アイダホ州メリディアン、アメペン・コーライ
ブ２７６０

Claims (1)

【特許請求の範囲】
1. 複数のデジタル信号が入力され、前記デジタル信号に関
   連して設定されたシーケンス条件に応じて記憶手段への
   前記デジタル信号の書き込みを停止することを特徴とす
   るロジック・アナライザ。