JPS6057263A - ロジツク・アナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル信号のチェック機能を有するロジック
・アナライザに関する。

従来のロジック・アナライザは、単にデジタル信号を捕
捉するのみで、サイクル的に生じるデジタル信号が毎回
正しく発生しているかの判別は困難で、デジタル信号の
チェックはできなかった。

本発明は前記欠点に鑑みなされたもので、以前記憶した
デジタル信号と最新に記憶したデジタル信号の比較チェ
ックを行なうようにしたロジック・アナライザを提供す
ることを目的とする。

（表示形式の指定） 例えば３２チヤンネルのデジタル入力データを所定のパ
ラメータに分配し、データを形式化する。

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図で、ＣＲＴ上に表示される。各隣接するチャ
ンネルのデータは、６個のラベル（ＬＡＢＥＬ　）　Ａ
　−Ｆの中の１　（ｆｌｉｔに割り当てられる。同じラ
ベルに割り当てられたチャンネルのデータは、グループ
を形成し、単一のパラメータとして振舞う。第１図中、
長方形で囲った部分は選択的に入力可能なフィールド°
を示ず。第１図において、ボンド（ＰＯＤ）３．４のチ
ャンネルであるア１ルスハスの１６ビン（−はラベルへ
に、ボッｌ−２のチャンネルであるデータバスの８ピッ
ｌ−はラベルＤに割り当てられている。又、ボッド１の
１ビットはラベルＦに割り当てられ、残りの７ビソＩ−
は割り当てられていない（記号Ｘで表す）。その他の指
定およびデータ操作は、前記ラベルに基づいて行なわれ
る。図では、ラベルＡ、Ｄ、Ｆの論理極性（ＬＯＧＩＣ
ＰＯＬＡＲＩＴＹ）が各々正（＋）の場合が示されてお
り、論理極性が正の場合を論理１と判断する。基数（Ｎ
ＵＭＢＲＩＣＡＬ　ＢＡＳＥ）は各々１６進（ＨＥＸ）
、１６進、２進（Ｂ　Ｉ　Ｎ）で定義されている。前記
基数はその他に、８進（ＯＣＴ）、１０進（Ｄ　Ｅ　Ｃ
）で定義することも可能である。又、入力データがサン
プルされるときの正あるいは負のクロック遷移（ＣＬＯ
ＣＫ　５ＬＯＰＥ　）が示される。第１図では、クロッ
ク遷移が正の場合が示しである。

即ち（＋）で示される。

第１６図は、本発明のロジック・アナライザにおける表
示形成のための論理動作の流れを示す図で、第１５図は
本発明のロジック・アナライザのラベル表示形式ファイ
ルを示す図である。第１６図において、キーボード１１
００を介してラベル割当て、基数等を表わす信号がマイ
クロプロセッサ８００に入力されると、第１５図に詳細
に示すようなラベル表示形式ファイルが構成される。こ
れは表示形式を指定するパラメータを含んでいる。

又、連結定義により、Ａ、Ｂ、Ｃ順に連なったＡＳＣＩ
Ｉ表示データファイルおよびグラフ表示データファイル
において、ストアされた即ち書き込まれたデータステー
ト（ストアトデータステート）を処理するのに利用され
る。一方、捕捉システム２５０で捕捉された入力データ
ステートは記憶装置４１０，４２０に記憶される。前記
記憶された入力データステートは、前記２つの表示ファ
イルに対応する形式で表示制御モジュール７００を駆動
し、表示部（ＣＲＴ）１０００で対応する形式の表示が
成される。

（トレース条件） 第２図はトレース条件を示す図で、まずその概要を述べ
る。第１図で説明したように各チャンネネルの入力デー
タは、各々割り当てられたラベル毎に、指定されたクロ
ック遷移でサンプルされる。

トレース条件によって、サンプルされたデータの中のい
ずれが表示用にストアされるべきかというクオリファイ
条件が決定され又、どのサンプルされたデータが計数測
定のために計数されるべきかが決定される。前記クオリ
ファイ条件として、所望の条件を満たす時（例えばデジ
タル入力信号若しくは他の外部信号が所定の状態になっ
た時）のクロックに同期するデータをメモリ内に書き込
むクロンククオリファイ条件および所望のデータパター
ンのみをメモリ内に書き込むブータフオリファイ条件等
がある。トレース条件として前記の他に選択的トレース
および計数測定を指定する条種等がある。割り当てられ
た入力データは基数が２進の場合、■、０およびＸ（無
関係）の任意の組み合せで定義される。又、基数が８進
、１０進。

１６進の場合には英数字およびＸで定義される。

予め定めたステートシーケンスを満足する入力データに
応答して、トレース位置を初め（５ＴＡＲＴ）、中央（
ＣＥＮＴＥｌｌ）あるいは終り（ＥＮＤ　）に選択する
こともできるので、選択的トレースが可能である。７ス
テートまでのステートシーケンス条件が設定でき、シー
ケンス条件に含まれない中間ステートは無視される。

最も単純なステートシーケンスは単一のステート条件で
ある。

ブランチ、ループあるいはネステソド形のステー　１−
もステートシーケンスを適切に定義することによって直
接解析できる。更に、ステートシーケンスにおける各ス
テート条件は、該ステート条件が満足される前に１〜６
５５３６回生じるように指定できる。これによって、所
定のステート条件にて始まるループのｎ番目のパスを解
析することができる。クロック遅延は、いずれかのステ
ートのｎ番目の発生状態を定義することによって具わる
。

予め定めた再スタートステート条件が、ステートシーケ
ンスが満足される前に生じる場合、トレース論理回路は
ステートシーケンスが満足されるまで、シーケンス動作
を再度繰り返す。ステートシーケンスで定義されたステ
ート以外の全ステートが生じたとき再スタートする条件
が設定された場合、定義されたステートシーケンス間に
ステートが存在してはならない。もし、定義されたステ
ート間に他のスタートが生じると、再スタートされる。

次に第２図を用いトレース条件を詳細に説明する。図で
、ラベル、基数等は第１図に対応している。第２図にお
いて、ステートシーケンス条件は、ラベルＡのステー１
−が、０３ＣＦが２回、　０３Ｅ２が３回、　００１１
：１が１同順に生じた後、０３Ｅ３が１回発生したこと
に基づいてトリガされ、１−レースされる場合を示して
いる。なお、ラベルＤ、ＦはＸなのでシーケンス条件に
関係しない。又、トレース位置は初め（ＳＴＡＲＴ　’
）に設定されている。この設定は第６図のＦＩＥＬＤ　
５ＥＬＦＩＣＴキーにより成される。第２図のシーケン
ス条件が設定された場合において、ラヘ月補の０３Ｅ３
を含んでそれ以後に発生したクオリファイ条件を満たす
６４個のデータステ−１・が記憶装置内に書き込まれた
後、書き込みは停止する。

この場合、０３Ｅ３およびそれに対応するラベルＤ。

Ｆのデータ等が最初の位置に表示され、そしてそれ以後
に書き込まれたストアトスチーｌ−が続いて表示される
。ｌ・レース位置を中央（ＣＥＮＴ［ｕ＋？）に設定し
た場合には、０３Ｅ３を中心に前後のデータステー１−
がストアされた後、書込みは停止する。［・しの発生に
より店−込みは停止し、それ以前に店−込まれたデータ
ステーＩ−が表示される。ここで、前記クオリファイ条
件とは、ラベ）Ｌ、＝Ａに関していえば、０３Ｅ１のみ
をスＩ−アするというブータフオリファイ条件であり、
ラベルＤ、Ｐに関していえば、チー・ルへのデータが０
３１Ｅ１になった時のクロックに同期するデータをスＩ
−アするというクロソククオリファイ条件である。置火
マ個のステー１−をストアする様に指定できる。所望の
サンプルステートのみを選択的にストアすることにより
、不必要なステートを省くことができるので、メモリ容
量（本実ｊｉｉ４例の場合６４行を記憶可能）を擬似的
に拡大できる。

また、指定したステートがＮ回生しる毎に、１ｉｉｉ記
指定したステートをストアするように設定できる（ＯＣ
ＣｔｌＲ）。さらに、ストアされている６４ステ一ト間
の時間、ステート発生数が測定され、次の２形式のいず
れかによって表示される。

絶対形式、、、、、、　ｌ−レース位置からの計数値相
対形式１．１９０．前のス（−アされたステー１・から
の計数値 時間計数は順次ストアされるステー１・の間の内部クロ
ックの発生′数を計数することに、よってなされそして
表示は秒単位で行なわれる。またステート計数は、順次
ストアされるステート間に発生するステート数を計数す
る。前記計数はクロックの数を基にして行なわれる。な
お、図示の場合の再スタート条件（１？ＥｓＴＡＲＴ　
）は０３Ｅ４であり、シーケンス中に０３Ｅ４が生じた
場合には、トリガ条件が再スタートされ、０３Ｃ［＋の
検出から開始される。

（測定値の内部記＋！り ６４個のサンプルトステートの完全な測定値は内部的に
ストアされ、また該測定値は表示形式、ｌ−レース条件
および表示の指定とステートシーケンスを定義するステ
ー１−条件を満足せしめるサンプルトステートが含まれ
る。最新の測定値はストアされて、後の解析のためにス
トアト測定値ななる。

トレース比較モードにおいて、前にストアされたトレー
スの結果を前記最新の測定値と比較し、そして利用でき
る。なお前記トレース比較については、以下により詳細
に述べる。

（表示の指定） 表示形式には、リスト表示、グラフ表示、比較モード表
示の３種類がある。

第３図は、ストアトデータステートのリスト表示を示す
図である。図において、リストばストアトステートの発
生順で示すリスティングである。

２０ステート（１ライン当り１ステート）が同時にＣＲ
７表示面上に現れる。後述する１７０１ルキーにより、
６４ストアトステー１−の走査が可能となる。各ライン
には、ライン番号、割り当てられたラベルにアルファベ
ント順にてそれらの基数に従ってストアされたステー１
・Ｊ、９よびステート計数値が表示されており又、選択
により時間計数値が表示される。

なおこの場合は、１−レース条件の設定により、ラベル
八にて０３１ミ３．０３１Ｅ４．　Ｑ３ＥＬ等のステー
１・時のデータがストアされたことを示す。

第４図は、ストアトデータステートのグラフ表示を示す
図である。第４図において、グラフは、指定ラベルにお
けるデータの大きさと（縦軸）と６４ストアトステート
すべてのストレージ位置く横軸）との関係を示す。各ス
テートにより、その２進の大きさに対応した垂直位置が
与えられ、また連続的なステートの発生順序に従って水
平位置が大きくなる。グラフ表示されるべきラベルは・
グラフトラベル（ＧＲ八へＩＥＤ　ＬＡＢＥＬ　）を指
定することによって選択される。第４図には、ラベルＦ
を選択した場合を示す。縦軸のスケーリング設定ば、縦
軸上の上限（ＵＰＰＥＲＬＩＭＩＴ　）および下限（Ｌ
ＯＷＩＥＲＬＩＭＩＴ　）を指定することによって制御
される。

これらの上下限は対数的な自動レンジ制御に従って比較
的あるいは起動的に変化されて指定される。

このため、容易にグラフの一部がフルスケール表示に拡
大される。リスト表示にて鎖側されるラインに対応する
２０点が強く光る。この輝度強化された部分はまたＲＯ
ＬＬキーによる制御に応答し、そしてそれらの対応する
絶対値はリスト表示にて読み取られる。

第５図は比較モードの表示リストを示す図である。図に
おいて、トレース比較は、“最新測定値”におりるデー
タと”ストアト測定値”によるデータとの間の相違を表
にしてリスティングする。

このリスティングは、リスト表示におけると同様の形式
にて行なわれる。２つの測定結果は排他的論理和で出力
表示される。すなわち、ビットが同一の場合は０と、そ
して等しくない場合は１として表示される６８進数の０
３”は２進数の“００００１１″に相当し、そして右の
２つのビットは２つの測定において異なることを示す。

トレース比較はまた“比較されたトレース”モードを現
わし、該モードでは最新測定値とストアされた測定値と
が等しいかあるいは等しくなくなるまで測定を再実行す
る。これらは、５ＴＯＰ＝あるいは５ＴＯＰ≠キーに従
って行なわれる。

（１−レースモード） トレースモーｌ°には３種類ある。６１−レース”は単
一の最新測定を実行せしめる。“連続［・レース”は、
最新測定の実行を連続的に繰り返す。“比較されたトレ
ース”は、ストアト測定値に所望比較値が得られるまで
最新測定の実行が繰り返される。

（クロック・イネーブル出力およびトリガ出力）トリガ
出力はオシロスコープ等の外部測定器駆動用のトリガパ
ルスとしても働く。ｌ・レース位置が見つかるごとに５
０ｎｓｅｃ、のトリガパルスが゛発生する。クロック・
イネーブル出力はクロックをゲートするか若しくは被測
定装置に割り込み動作を行なうのに有益である。高レベ
ル信号によって、測定器がトレース位置のサーチ動作を
行なっていることが示される。トレース位置が見つかっ
たか、あるいは停止キーが押されるまで、トリガ出力は
高レベル信号に維持される。“表示形式の指定”が表示
されている時、クロック・イネーブル出力およびトリガ
出力は出力されない。

（キーボードおよび条件の指定） 第６図は入力キーボードを示す。図において、キーは機
能別に４つのブロックに分かれている。

測定表示部（ＣＵＲＲＥＮＴ　ＭＥＡＳ［ＩＲＥＭＥＮ
Ｔ　ＤＩＳＰＬ八Ｙ）。

へントリ部（ＥＮＴＲＹ　）、編集部（ＥＤＩＴ）およ
び実行部（ＥＸＥＣＩＩＹＥ　５ＴＯＲＥ　）の４ブロ
ツクである。

電源投入により任意の表示が成され、次いで自動的に１
６進形式のリスト表示が成される。

ＲＯＬＬ　ＤＩＳＩ”ＬＡＹキーを操作することにより
、ストアされた６４ステートのいずれかの部分が表示可
能となる。例えば一画面の表示ステー１・数は２０であ
る。

ＦＯＲＭＡＴ　５ＰＥＣＩＦＩＣＡＴＩＯＮキーを押す
ことにより、第１図に示す表示形式設定用の画面がＣＲ
Ｔ上に表示される。編集部のＣＵＲ３ＯＲキーの操作に
よってＣＲＴ上のカーソルが動かされ、カーソル位置に
対応する表示面上の反転ビデオフィールド（第１図〜第
４図の四角で囲った部分）が点滅して、選択可能なエン
トレフィールドが示される。初めに、カーソルはクロッ
ク遷移（ＣＬＯＣＫ　５ＬＯＰＩＥ　）に対応するエン
トリフィールドに位置し、前記エントリフィールドには
（−ト）が表示され又、前記エントリフィールドが点滅
する。ＦＩＥＬＤ　５ＩＥＬＥＣＴキーを繰り返し押す
ことにより、前記エントリフィールド内には、（＋）、
（−）が交互に表示される。所望のクロック遷移を表示
させることにより、クロック遷移が設定される。第１図
はクロック遷移が（＋）に設定された場合を示す。次に
、下向き矢印のＣＵＲ５ＯＲキーを一度押すと、第１図
のボッド４に対応する四角の左端にカーソルは移動する
。エントリ部のアルファヘン１−キーＡ−Ｆの操作によ
り、所望のラベル伺けがなされる。次に下向き矢印のＣ
［Ｉ　ＲＳ　ＯＲキーを押すことにより、カーソルはラ
ベルへの論理極性に対応する四角内に移動する。ＴＩＬ
ＥＤＳＥＬＥＣＴキーの操作により、論理極性が（＋）
あるいはく＝）に設定される。次に下向き矢印キーの操
作によりカーソルは、ラベルＡの基数に対応する四角内
に移動する。ＦＩＥＬＤ　５ＥＬＥＣＴキーを繰り返し
押すことにより、ＩＩＥＸ、ＢＩＮ、　ＯＣＴ、　ＤＥ
Ｃの順に繰り返し表示される。所望の基数が表示される
ことにより、基数の設定がなされる。第１図は、ラヘ／
ｌ／　Ａ　、　Ｄの基数が１６進、ラベルＦの基数が２
進に設定された場合である。

ＴＩ？ＡＣＥ　５ＰＥＣＩＦＩＣ：ＡＴＩＯＮキーを操
作し、第２図に示す１−レース条件の表示を選択するこ
とにより、１〜レ一ス条件は編集され得る。この編集は
、前述した表示形式の指定が編集されるのと同様な方法
で達成される。例えば、ラベル八において単一またはシ
ーケンストリガ条件、Ｉ−レース位置の指示、再スター
ト条件、ストアすべきデータの指定等が行なわれる。

（詳細な説明） 第７図は本発明のロジック・アナライザのブロック図で
ある。゛ンイク１コブロセ、サモジュール８００にはプ
リンタ１３００．セルフナス１．プローブ駆動モジュー
ル１２００．キーポーＦＩ１００が接続されている。又
、マイク１．ｌプロセソセモジューる８００には通信ハ
ス６００を介して表示駆動モジュール９００１表示制御
モジュール７００および捕捉システム部２５０が接続さ
れている。捕捉システム部２５０は測定制御モジュール
４０帆インデツクスモジユール３０帆ステー１−認識モ
シブ、−ル２００で構成されており、ステー＋−認識モ
ジュール２００にはデータブローフ１００が接続されて
いる。キーボーＦＩ１００を操作することにより表示形
式、クオリファイ条（４込　ｌ・リガ条件等が設定され
る。データプローブ１００ば４（ｌ？１１の８ビツトデ
ータボンドとクロック用ボンドとに分けられる。各ボッ
ドの閾値ば、ＴＴＬ論理閾値あるいは＋１０ν〜−１０
ｖの範囲内の闇値に設定される。データプローブ１００
は、入カスチーｌ−を前記闇値に関連する論理レベル信
号に変換出力する。

データプローブ１００からのクロック信号および論理レ
ベルの入力データステ−１−は、ステー１・認識モジュ
ール２００に入力される。ステー１・認識モジュール２
００は、選択されたクロック遷移に応答して論理レベル
の入力データステ−１−をサンプルし、ランチし、高速
捕捉システムバス５００にサンプルしたデータステート
（サンプルトデータステート）を送出する。インデック
スモジュール３００は捕捉システムバス５００を介して
サンプルドデータステ−■・をアクセスし、設定された
条件（トリガ条件、クオリファイ条件、シーケンス条件
等）とサンプルドデータステートとを比較し、トレース
位置５選択的ストアイベント、ステー１−計数イベント
等を決定する信号を出力する。測定制御モジュール４０
０も又、高速捕捉システムバス５００を介してサンプル
ドデータステートをアクセスし、インデックスモジュー
ル３００からの信号に応答してステー１−計数値９時間
計数値、データステーｌ−等をストアする。前記ストア
されたデータステート（ストアト゛データステー１・）
はコミュニケーションハス６００を介して表示制御モジ
ュール７００．マイクロプロセッサモジュール８００お
よび表示駆動モジュール９００に送出され、設定された
形式でＣＲＴ　１０．００上に表示される。所望により
プリンタ１３００にプリントされる。

第８図は本発明装置におけるメモリの番地内容を示す図
である。

０番地〜Ｆ０７番地は表示駆動モジュール９００のＲＡ
衿メそり、　１０００番地から１１１０番地はプリンタ
１３００、キーポーＦＩ１００．セルフテスＩ・プロー
ブ駆動モジュール１２００のメモリ、１８００番地〜Ｉ
ＦＦＦ番地は測定制御モジュール４００のメモリ、４０
００番地〜４７ＦＦ番地はマイクロプロセッサモジュー
ル８００におけるＲＯＭメモリ、６０００番地〜７ＦＦ
Ｆ番地もマイクロプロセ・ノザモジュール８００におり
るＲＯＭメモリである。

第７図および第８図において、通信バス６００にて１８
００とＩ　ＦＦＦとの間のアドレスによりステート計数
測定および測定制御モジュール４００のメモリにストア
されたサンプルドデータステート等がアクセスされる。

第９図は、第８図のメモリにおける物理的アドレスと論
理的アドレスとの間の関係を示す図である。

第１０図は第７図における捕捉システム部２５０の゛詳
細ブロック図である。第１０図において、データ７”　
”　−フ１００で論理レベルに変換されたデータステー
トは、ステー］・認識モジュール２００内のプローブイ
ンタフェース２１０を介してラッチ回路２３０へ入力さ
れる。サンプルクロック発生器２２０は、選択されたク
ロンク遷移に応答してサンプルクロックを発生ずる。ラ
ッチ回路２３０はサンプルクロックに応答してデータス
テートをサンプルし、ランチする。サンプルドデータス
ヂートは、捕捉システムバス５００ヲ介シてインデック
スモジュール３００および測定制御モジュール４００に
入力される。

インデックスモジュール３００によって、捕捉システム
バス５００のサンプルトステートが、多重パターン認識
ユニッｌ−３１５にストアされているクオリファイステ
ート条件と先ず比較され、それによりトレース位置が検
出される。前記多重パターン認識ユニット３１５に具わ
るデジタルパターントリガ回路としては、例えば特公昭
５７−１９４６４号［トリガ信号発生回路」に述べられ
ているものがある。

第１１図は第１０図の多重パターン認識ユニソｌ−３１
５のより詳細なブロック図である。図において多重パタ
ーン認識ユニット３１５は４ビア　）メモリを複数個具
えて８個までのクオリファイアステ−１・条件を検出す
るようにしており、ここで各クオリファイアステート条
件は、１．　Ｏ，Ｘ入力の２、進形式で判別される。

再度第１０図を参照する。パターンセレクタ３２５は、
多重パターン認識ユニッ）　３１５からの８ＡＭＥライ
ン出力のうちの１つを選択し、そして選択された出力を
状態計数器３４５に供給する。計数器３４５は選択され
たクオリファイアステート条件の発生回数を計算し、そ
して該選択されたクオリファイステート条件の発生回数
がある特定数になるのに応答してシーケンス論理−路３
５０および高速制御ユニット４６０に出力信号を発生す
る。前記出力信号に応答してシーケンス論理回路３５０
は、パターンセレクタ３２５に次のステートを選択する
ように指示信号を出力する。パターンセレクタ３２５は
指示信号に応答して次のステートを選択し、針数器３４
５はクオリファイアステート条件を特定回数だけ計算し
、高速制御ユニット４６０およびシーケンス論理回路３
５０に信号を出力する。したがっ″Ｃ１前記クオリファ
イアステート条件として設定されたステートは、特定回
数生じるごとにデータメモリ４１Ｏ５計数メモリ４２０
内にス）・アされ、多重パターン認識ユニットのクオリ
ファイ条件を満たすステート若しくは全ステートが記憶
装置の残りの位置にストアされる。前記動作はシーケン
ス論理回路３５０に設定されたシーケンス条件を満足す
るまで行なわれる。シーケンス条件がＨ個のステートに
より設定された場合、１１番目のステートが発生するま
で繰り返す。シーケンス中に再スタート条件のステート
が発生ずると、再スターユニット３１０によって再スタ
ート動作するように制御される。

図１２図は、簡単化されたシーケンストリガ回路を示す
ブロック図である。図において、多重パターン認識ユニ
ット３１６は、多重パターン認識ユニット３１５および
パターンセレクタ３２５の機能を具えている。シーケン
ス論理回路３５１は、シーケンス論理回路３５０の機能
を具えているが、ただステー（・シーケンスの完了に応
じて最終トリガが出力されることが異なる。又、３５４
はプログラム手段である。多重パターン認識ユニット３
１６を実現する他の方法はアドレスにおいて最大有効ビ
ットである３セレクタビツトを具備せしめておけばよく
、それにより比較器がステートシーケンスの順序的ステ
ート条件を比較するときメモリの各セグメントに従って
その比較が行なわれる。

再度節１０１ｆｆｌを参照する。トレースセレクタ３２
０が選択的トレースを制御する。トレースカウンタ３４
０は、第ｎ番目のステー１−が発生したことを計数検知
して、トリガ信号に相当する］・レースイベントフラグ
を出力する。

再スタートステート１３１０により、シーケンス論理回
路３５０が選択された再スタートステート条件の検出に
続いてステートシーケンスの満足せしめる動作を再スタ
ートさせる。再スタートユニット３１０は、シーケンス
論理回路３５０によりブレークイベントに対応するデー
タステートのために無能化される。前記論理回路３５０
により全てのステーで再スタートステートが生じるよう
に条件を設定すると、何らの不特定中間ステーＩ−がな
い場合にステートシアケンスが満足される。ステートカ
ランｌ−ユニット３０５により、計数されるべき選択さ
れたステート条件のそれぞれの検出時に測定制御モジュ
ール４００におけるカウンタがストローブされる。

第１３図は、第１０図に示した測定制御モジュール４０
０のより詳細なブロック図である。第１０図および第１
３図において、インデンクスモジュール３００からのイ
ベントフラグが高速制御ユニット４６０に入力され、そ
して捕捉システムハス５ｏｏ内のどのザンプルドステー
ｉ・がストアされるべきかが決定される。高速制御ユニ
ット４６０ばイー、ントフラグに応答して、設定された
ｌ・レース位置に対応するデータメモリ４１０および計
数メモリ４２０のアドレス位置に、サンプルトステート
、ステート計数値、時間計数値をスト了した状態で書込
みを停止する。データメモリ４１０．計数メモリ４２０
のア１ルスはアドレスマルチプレクセ４６２によって指
定される。又、データメモリ４１０．計数メモリ４２０
内のデータはパスハソフプ４７０を介して通信ハス６０
０へ出力される。データメモリ４１０は予備のメモリを
具備しており、比較モードにおいて、高速制御ユニット
４６０によって、データメモリ４１０内に以前ストアさ
れたデータは最新のストアされたデータと比較される。

比較は両データの排他的論理ＯＲをとることによってな
される。比較結果は通信バス６００を介して表示器１０
００に入力される。第５図に示された比較結果は、両デ
ータが同一であることを示す。停止条件が設定されてい
る場合において、前記以前にストアされたデータと最新
のストアされたデータが相異すれば、データメモリ４１
０への書込みは停止する。

第１４図は、第１０図に示したデータメモリ４１０のデ
ータ形式を示す。図において、ブレークイベントを生ぜ
しめるサンプルトステート条件は位置１〜（Ｎ〜１）に
順次ストアされる。“Ｎ−１″イベントフラグの検出に
より、サンプルトステート条件は残りのメモリ位置に順
次書き込まれ、そのため該メモリがいっばいのとき最も
古いデータ上に書き込まれる。最終トリガを生ぜしめる
ステートを含んで、メモリのトレース位置アドレスがレ
ジスタにストアされ、そしてサンプルトステートが残り
のストレージ位置のうち適当な番号の位置に書き込まれ
る。たとえば、トレース位置の検出で１−レースが“終
り”に定義されるならば、トレース位置以後にサンプル
トステートは書谷込まれない。ストアトデータの発生順
は、第９図にて示される通信バス６００上に現われるト
レース位置ア１ごレスの回復によって容易に再構成され
る。カウント選択機能を有するシンクロナイザ４５０が
測定値計数器４３０を制御し、その内容はメモリア１−
レスの更新によってカウントメモリ４２０にストアされ
る。低速制御ユニ・７１・４８０によって具わる低速イ
ンターフェース能力により、高速制御ユニット４６０が
プログラムでき、また通信バス６００のインターフェー
スのためのデータを選択およびラッチできる。

第１０図および第１３図に示すストローブ発生器４４０
はストローブのシーケンスを発生ずる。そのストローブ
が一連のデータラッチ（図示せず）およびタイミング論
理回路（図示せず）に導入されたとき、その機能を順序
正しく発揮せしめる。実際上、多数のサンプルトステー
トが、ある一時同時に処理される各種ステージにある。

アクティブチャンネルの定義 再度第１図を参照する。記号“！”は、表示形式の指定
においである割り当てられた入力データチャネルの下に
現われる。１ｍｓにほぼ１回９・ンプルドステートは゛
最終サンプル”バ・７プアに比較される。ステートは排
他的論理和によっていずれのビット変化をも検出する。

そしてその結果は、アクティブバッファおよび“最終サ
ンプル”バッファへのザンフルトステート入力と論理積
がとられる。１００サンプル後アクテイプハンフアは表
示目的のためにサンプルされる。ここで”！”がないこ
とは、ボッドクリップが離脱したことを示すと共にチャ
ンネルが何か他の点で不都合であることを示す。従って
使用の際極めて好都合である。

【図面の簡単な説明】

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図。第２図は本発明のロジック・アナライザの
トレース条件表示を示す図。第３図は本発明のロジック
・アナライザのストアトデータステーｌ−のリスト表示
を示す図。第４図は本発明のロジ・７り・アナライザの
ストアトデータステートのグラフ表示を示す図。第５図
は本発明のロジック・アナライザの比較モードでの表示
リストを示す図。第６図は本発明のロジック・アナライ
ザの入力キーボードを示す図。第７図は本発明のロジッ
ク・アナライザのプロ、り図。第８図は本発明のロジッ
ク・アナライザのメモリの内容を示す図。第９図は本発
明のロジック・アナライザのアドレスの関係を示す図。 第１０図は第７図の捕捉システム部２５０の詳細ブロッ
ク図。 第１１図は第１０図の多重パターン認識ユニット３１５
のより詳細なブロック図。第１２図は本発明のロジック
・アナライザのシーケンストリガ回路のブロック図。第
１３図は第１０図の測定制御モジュール４００のより詳
細なブロック図。第１４図は第１Ｏ図に示したデータメ
モリ４１　’０のデータ形式を示す図。第１５図は本発
明のロジック・アナライザのラベル形式ファイルを示す
図。 第１６図は本発明のロジック・アナライザの表示形式化
論理動作の流れを示す図。 １００：データプローブ、２００ニステート認識モジユ
ール、３００：インデソクスモジュール、、ａＯＯ：測
定制御モジュール、２５０：捕捉システム部。 ７００：表示制御モジュール、８００：マイクロプロセ
、７サモジユール、９００：表示駆動モジュール。 １０００：　ＣＩ？Ｔ　、１１００：キーボー！Ｘ’　
、　１２００　：セルフケストプローブ駆動モジュール
、　１３ｏｏ：プリンタ出願人　横河・ヒユーレット・
パソカ一ド株式会社代理人　弁理士　長　谷　川　次　
男 コ０壬お墓４奪目四２畿」冨り冨口 〈　０ ０で ト ■ 「 エ ト−・　・ ＄ り４リフ了イ了ステート ＦＩＧ、１５ ラベル表示形式ファイ）し 第１頁の続き ０発　明　者　ゴートン・ニーグリ−アンレイ　し“ ＠発明　者　ステイープ・ニー・シ　アエ／Ｘニード　
７ ０発　明　者　エフ・ダンカン・テリ　アープ メリ力合衆国コロラド州コロラド・スプリングス、キュ
グラ・プレース１６１５ メリカ合衆国コロラド州コロラド拳スプリングス、バ・
テイリンダン３６０５　アパート２０メリカ合衆国アイ
ダホ州メリディアン、アメペンφコー・ドライブ２７６
０

Claims (1)

【特許請求の範囲】
1. 複数のデジタル信号を入力する入力手段と、所定時の前
   記デジタル信号を記憶する第１記憶手段と、前記デジタ
   ル信号を書き込む第２記憶手段と、前記第１記憶手段の
   記憶内容と前記第２記憶手段の記憶内容とを比較し、比
   較結果に応し゛Ｃ前記第２記憶手段の書込みを停止する
   制御手段とを具備して成るロジック・アナライザ。