JPS6057452A - 模擬入・出力装置 - Google Patents
模擬入・出力装置Info
- Publication number
- JPS6057452A JPS6057452A JP58166409A JP16640983A JPS6057452A JP S6057452 A JPS6057452 A JP S6057452A JP 58166409 A JP58166409 A JP 58166409A JP 16640983 A JP16640983 A JP 16640983A JP S6057452 A JPS6057452 A JP S6057452A
- Authority
- JP
- Japan
- Prior art keywords
- address
- output
- input
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
この発明は、開発されたマイクロコンピュータや周辺チ
ップ（１）ＭＡ Ｌ直接メモＩＪアクセスンコン出力装
置に関するものである。 従来例の溝底とその間明点 近年、模擬人・出力装置はマイクロコンピュータ（以下
ＣＰＵと略す）や周辺チ・ツブの開発に伴い、入・出力
空間へのアクセス動作やＤＭＡ動作などを確認す、る際
に不可欠なものになっている、以下に従来の模擬入・出
力装置について説明する。 第１図は従来の模擬入・出力装置のＷｌｔ成を示す６１
は自己アドレスが選択されたことを検出する入・出力ア
ドレスデコーダで、自己アドレスと一致すれば選択信号
ｆを出力する。２は入・出力レジスタで、選択信号ｆが
出力されたときに、書き込み状＃Ａ逐らばデータバスａ
の内容を保持し、読み出し状［Ｆ］ならばデータバスａ
Ｋ入・出力レジスタ２の内容を送出する。 以上のようＩＣ構底された従来の模擬人・出力装置につ
いて以下その動作を説明する。 第２図に信号波形図を示す、第２図（Ｎは魯き込ｘ＋ｍ
／７”ｌ Ｊ−＊ 〃）７ｔ１１８？１１７１．ｌｉ
！ｉ’ｌ −Ｆ １１ Ｓ ｎ ユＬ ａ＊ ｔｌｊ
コ１用しかを示す信号ＷＲＴ −ｃはＨノ）イレベルで
ある。 ＣＰＵまたは周辺チ・ツブは、アドレス／＜スｂには、
アドレス情報を、データバスａ［ｔｊ、そのアドレスに
魯き込むべき内容を出力する。さらにストローブ信号ｄ
（ＤＴＳＤ−ｄこの信号は読み出し状態のときにはデー
タ要求信号となる。）を出力する。 ドレスデコーダ１は、応答信号ｅ（ＤＴＡＫ−ｅ）を送
出し、データを受信したことｔ１″矧らせる。選択信号
ｑが出力されると、入・出力レジスタ２はデータバスａ
の内容を保持する。 読み出し状態の信号波形図を第２図［Ｂｌに示す。 ＷＲＴ−ｃはＬロウレベルである。書き込み状態と同様
に、ＣＰＵまた周辺チウプよりアドレスバスｂにアドレ
ス情報が出力され、さらにデータ要求信号ｄ Ｌ ＤＴ
ＳＤ −ｄ）が出力される。アドレスバスｂに模擬人・
出力装置を選択するアドレスが出力されると入・出力ア
ドレスデコーダｌは選択信号ｆを出力する０選択信号ｆ
が出力されると入・出力レジスタ２は、入・出力レジス
タ２に保持されている内容をデータバスａＫ送出する。 入・出力アドレスデコーダ１はデータが送出されている
ことを示す応答信号ｅを送出する。 このように人・出力レジスタ２にデータを書き込み、読
み出しを行い人・出力空間のアクセス動作を確認してい
た。 しかしながら上記のような構成では、単一データの読み
書きについて入・出力空間をアクセスできるか否かは確
認できるが、入・出力レジスタ力１１つであるため異な
る複数データを連続して転送する動作の確認はできない
。 また、模擬人・出力装置としてフロ・フビ−ディスクや
プリンタなど通常の入・出力装置を用いた壜台、模擬入
・出力装置は、装置に対して１つの入・出力アドレスが
割付けられ、入・出力空間のアドレス方向に１つずつデ
ータを保持するＷｉ成ではなく、同一の入・出力アドレ
ス上に複数のデータに保持するＷ４成になっている。す
なわち１つのアドレス上のレジスタに深さがあることに
なる。 しかし、その深さ方向の任意の位置（アドレス］をアク
セスできない、データを読み書きするには、深さ方向の
先頭データからアクセスしなくてはならないため、確認
に時間がかかるなどという問題点を有していた。 発明の目的 この発明は上巳従来の問題点を解消するもので、複数デ
ータを連続的に伝送でき、またレジスタの任意アドレス
にアクセスできる模擬人・出力装置を提供することを目
的とする。 発明の構成 この発明の模擬入・出力装置は、データを保持する複数
個の記憶部と、順次記憶部をアクセスする第１の手法と
外部より供給されるアドレス情報により記憶部をランダ
ムにアクセスする第２の手法のどちらで記憶部をアクセ
スするかを決定する内容を保持するモードレジスタと、
第１の手法で順次記憶部をアクセスするときのアドレス
情報を決定するアドレスカウンタと、自己アドレスが遇
ドレスカウンタのアドレス情報
ップ（１）ＭＡ Ｌ直接メモＩＪアクセスンコン出力装
置に関するものである。 従来例の溝底とその間明点 近年、模擬人・出力装置はマイクロコンピュータ（以下
ＣＰＵと略す）や周辺チ・ツブの開発に伴い、入・出力
空間へのアクセス動作やＤＭＡ動作などを確認す、る際
に不可欠なものになっている、以下に従来の模擬入・出
力装置について説明する。 第１図は従来の模擬入・出力装置のＷｌｔ成を示す６１
は自己アドレスが選択されたことを検出する入・出力ア
ドレスデコーダで、自己アドレスと一致すれば選択信号
ｆを出力する。２は入・出力レジスタで、選択信号ｆが
出力されたときに、書き込み状＃Ａ逐らばデータバスａ
の内容を保持し、読み出し状［Ｆ］ならばデータバスａ
Ｋ入・出力レジスタ２の内容を送出する。 以上のようＩＣ構底された従来の模擬人・出力装置につ
いて以下その動作を説明する。 第２図に信号波形図を示す、第２図（Ｎは魯き込ｘ＋ｍ
／７”ｌ Ｊ−＊ 〃）７ｔ１１８？１１７１．ｌｉ
！ｉ’ｌ −Ｆ １１ Ｓ ｎ ユＬ ａ＊ ｔｌｊ
コ１用しかを示す信号ＷＲＴ −ｃはＨノ）イレベルで
ある。 ＣＰＵまたは周辺チ・ツブは、アドレス／＜スｂには、
アドレス情報を、データバスａ［ｔｊ、そのアドレスに
魯き込むべき内容を出力する。さらにストローブ信号ｄ
（ＤＴＳＤ−ｄこの信号は読み出し状態のときにはデー
タ要求信号となる。）を出力する。 ドレスデコーダ１は、応答信号ｅ（ＤＴＡＫ−ｅ）を送
出し、データを受信したことｔ１″矧らせる。選択信号
ｑが出力されると、入・出力レジスタ２はデータバスａ
の内容を保持する。 読み出し状態の信号波形図を第２図［Ｂｌに示す。 ＷＲＴ−ｃはＬロウレベルである。書き込み状態と同様
に、ＣＰＵまた周辺チウプよりアドレスバスｂにアドレ
ス情報が出力され、さらにデータ要求信号ｄ Ｌ ＤＴ
ＳＤ −ｄ）が出力される。アドレスバスｂに模擬人・
出力装置を選択するアドレスが出力されると入・出力ア
ドレスデコーダｌは選択信号ｆを出力する０選択信号ｆ
が出力されると入・出力レジスタ２は、入・出力レジス
タ２に保持されている内容をデータバスａＫ送出する。 入・出力アドレスデコーダ１はデータが送出されている
ことを示す応答信号ｅを送出する。 このように人・出力レジスタ２にデータを書き込み、読
み出しを行い人・出力空間のアクセス動作を確認してい
た。 しかしながら上記のような構成では、単一データの読み
書きについて入・出力空間をアクセスできるか否かは確
認できるが、入・出力レジスタ力１１つであるため異な
る複数データを連続して転送する動作の確認はできない
。 また、模擬人・出力装置としてフロ・フビ−ディスクや
プリンタなど通常の入・出力装置を用いた壜台、模擬入
・出力装置は、装置に対して１つの入・出力アドレスが
割付けられ、入・出力空間のアドレス方向に１つずつデ
ータを保持するＷｉ成ではなく、同一の入・出力アドレ
ス上に複数のデータに保持するＷ４成になっている。す
なわち１つのアドレス上のレジスタに深さがあることに
なる。 しかし、その深さ方向の任意の位置（アドレス］をアク
セスできない、データを読み書きするには、深さ方向の
先頭データからアクセスしなくてはならないため、確認
に時間がかかるなどという問題点を有していた。 発明の目的 この発明は上巳従来の問題点を解消するもので、複数デ
ータを連続的に伝送でき、またレジスタの任意アドレス
にアクセスできる模擬人・出力装置を提供することを目
的とする。 発明の構成 この発明の模擬入・出力装置は、データを保持する複数
個の記憶部と、順次記憶部をアクセスする第１の手法と
外部より供給されるアドレス情報により記憶部をランダ
ムにアクセスする第２の手法のどちらで記憶部をアクセ
スするかを決定する内容を保持するモードレジスタと、
第１の手法で順次記憶部をアクセスするときのアドレス
情報を決定するアドレスカウンタと、自己アドレスが遇
ドレスカウンタのアドレス情報
【すなわち第１の手法】
カアドレスパスのアドレス情報（すなわち第２の手法）
かを選択するマルチプレクサを備えたものであり、複数
データの転送動作と、任意アドレスのアクセスを可能に
するものである。 実施例の説明 第３図はこの発明の模擬入・出力装置の４４１成図であ
る。 １は模擬人・出力装置が選択されているか否かを検出す
るアドレスデコーダである。 ２は外部より供給されるアドレス情報すにより記憶部を
アクセスするとき、すなわち入・出力空間のアドレス方
向に記憶部を持つ第２の手法の入・出力装置として動作
させる際に模擬入・出力装置の自己アドレスが選択され
ていることを検出するメモリアドレスデコーダで、模擬
入・出力装置が選択されるとメモリ選択信号ｋを出力す
る。 ３は、外部より供給されるアドレスバスｂ 、ｙＤｈ
ラ見ると、１人・出力アドレス空間上に深さ方向に記憶
部を持ち、順次記憶をアクセスする第１０手法の入・出
力装置として動作させる際に、模擬人・出力袋はの自己
アドレスが選択されていることを検出する入・出力アド
レスデコーダで、模擬人・出力装置孔が選択されると入
・出力選択信号ｌを出力する。 ４は、模擬人・出力装置の動作モード（第１の手法か第
２の手法かどちらで動作させるか）を決定する内容を保
持するモードレジスタでモード信号ｊを出力する。 ５はメモリ’９択信号ｋか入・出力選択信号４かのどち
らかを選択するセレクタで、Ｓり、記憶部選択信号ｒｎ
を出力する０選択条件はモード信号Ｊｖｃより決定され
る、 ６は模擬人・出力装置を第１の手法の入・出力装置とし
て動作させるときの、順次記憶部１０をアクセスする深
さ方向のアドレスを決定するアドレスカウンタで入・出
力アドレス信号０金出力する・ ７はアドレスカウンタ６のカワントア・ツブ信号ｎを出
力するＡＮＤ回路である。 ８はモードレジスタ４とアドレスカウンタ６を制御する
コントローラである。 ９は入・出力アドレス信号０か、アドレスバスｂかを選
択するマルチプレクサで、記憶ｉ１０へ記憶部アドレス
信号ｐを出力する。 １０は−データを保持する複数個の記憶部である。 ｍ擬人・出力装置を第１の手法の入・出力装置として動
作させるか、第２の手法の入・出力装置として動作させ
るかの動作モードの概念を第９図を用いて説明する。 記憶部はｎ個のデータ記憶部で溝底されている。 第２の手法の入・出力装置として動作している場合（→
Ｙ方向）、１人・出力アドレスに対し１つのデータ記憶
部が割当てられる。模擬人・出力装置の自己アドレスは
アドレスｍＮｎまでとなる。 アドレスバスｂから見れば、任惹のデータ記憶部をアク
セスできる。 第１の手法の入・出力装置として動作している場合（−
Ｘ方向）、１人・出力アドレス（第９図アドレスｍ）に
対し複数のデータ記憶部で溝底される深さ方向（→Ｘ方
向）にアドレスを持つ。アドレスバスｂから見れば、入
・出力アドレス信号０でアクセスされる１つのデータ記
憶部がアドレス用土（Ｃ見えるだけとなる。このときの
アドレス情報はアドレスカウンタ６の内容により決定す
るｆ、％擬人・出力袋はの自己アドレスはアドレスｍで
ある。 第２の手法の人・出力装置として動作している場合のア
ドレスｍ＋１がアクセスするデータ記憶部は、第１の手
法の入・出力ｉｉとして効イ乍している場合のアドレス
ｍ＋１がアクセスするデータ記憶部と対応する１ｍ＋２
・・・ｎ−１，ｎｌｃついても同様である。 以上のように溝底された本実施例の模擬人・出力袋＠に
ついて以下その！！０乍を説明する。 模振入・出力装置を動作させる前に、モードレジスタ４
の設定とアドレスカウンタ６のリセフトを行わなくては
ならない、その動作について簡単に説明する。 筆４図にコントロー−９８のｔ贋１ｉｆｆ １６か箒す
Ｒ１はＣＰＵや周辺チー１７″などから出力されるス
トローブ信号（データ要求信号） ＤＴＳＤ −ｄ を
受信して応答信号ｅを発生する応答信号発生回路、８２
にコントローラ８が選択されていることを検出するコン
トローラアドレスデコーダ、８３はアドレスカウンタ６
のリセ・ＶＦ信号ｉを発生するリセ・７１回路である。 コントローワ８は模擬入−出力装置のアドレスとは重な
らないアドレス上に割り付けられる。ＣＰＵや周辺チ・
ツブは模擬人・出力装置を動ｆＹさせる前に、コントロ
ーラ８をアクセスして動作条件の設データバスａのｎビ
ットのうち、ビ・ソト０がモードレジスタ４を制御する
ビットで、ビ、フト１がアドレスカウンタ６を制御する
ビ・ノドとする。 第５図にモードレジスタ４を制御した際の信号波形図を
示す、 ＷＲＴ信号Ｃは書き込み状態なのでＨハイレベ
ルである。アドレスバスｂｌｃコントローラ８を選択す
るアドレスが出力されるとコントローワアドレスデコー
ダ８２はコントローラ選択信号りを出力する。このとき
データ／＜スａのピリドＯがモードデータｇとなり、モ
ードレジスタ４に送出される。モードレジスタ４はモー
ドデータｇの内容をコントローラ俗択信号りの立ち上り
で保持し、モー′ド信号ｊを出力する。模擬人・出方装
置はモード信号ｊが１のとき人・出力として動作、０の
ときメモリとして動作する・ 第６図はアドレスカウンタ６を制御した際の信！波形図
を示す、モードレジスタ４’（ｉｌ−１１１１３１１１
するとさと同様に、コントローラ８カ”Ｒ択され、コン
トローフ選択信号りが出力される。このときのデータバ
スａのビット１の内容（第６図＠）ｌｙｓ１ノドき、リ
セット回ｖｒ８３はリセット信号ｉを出力する。アドレ
スカウンタ６はリセット信号ｉ’ｔ：受１’ｊるとカウ
ント値（入・出力アドレス信％ ｏ ）を初Ｍ値（第９
図アドレスｍ）に設定する。同時ＩＣ応答信号発生回ｖ
！ｒ８１は応答信号ｅ（第５図、６図■）を出力する。 第７図は模擬人・出力装置を第１の手法の入・出力装置
として動作した際の信号波形図である。 アドレスバスｂに模擬人・出力装置を選択するアドレス
情報（第７図、■−Ｉ１０〜１３ ） ト、ストローブ
信号（データ要求信号） ＤＴＳＤ −ｄ ７５Ｅ送汁
１されると、入・出力アドレスデコーダ３は入・出力選
択信号ｌｌｏを出力する。モード信号ｊがＨ／１イレベ
ルなのでセレクタ５は入・出力選択信号４を記１意部週
択信号ｍとして出力する。またマルチプレクサ９も同様
に入・出力アドレス信号Ｏを記憶部アドレス信号ｐとし
て出力する。記憶部アドレス信号ｐで設定されるアドレ
スへＣＰＵや周辺チ・ツブよリアクセスされる。アクセ
スが終了するとカウントアーＩプ信号ｎによりアドレス
カウンタ６はカウントアリプされ、入・出力アドレス信
号Ｏは＋１される１次に、続いて模擬人・出力装置が選
択されても（第７図■ｌよ）次のデータ記憶部をアクセ
スするため、連続した異なるデータの転送を行っても、
前のデータは保障される。 次に、模擬人・出力装置を第２の手法の入・出力装置と
して動作させた場合について説明する。 第８図はその信号波形図である。コントローラ８をアク
セスしてモードレジスタ４ｔ”第２の手法の入・出方装
置として動作するように設定する。（モードｆｌｆ号ｊ
Ｌａウレベル）、アドレスバスｂＫ模擬人・出力装置を
選択するアドレス情報（第８図。 ９ｍ Ｎｒｄ”’ ） 、ストローブ信号（データ要求
信号１ＤＴＳＤ −ｄ が送出されるとメモリアドレス
デコーダ２はメモリ選択信号ｋを出力する。モード信号
ｉがＬロウレベルなのでセレクタ５はメモリ選択信号ｋ
を記憶部選択信号ｍとして出力する。マルチプレクサ９
も同様にアドレスバスｂの内容ヲレジスタアドレス信ｔ
ｐとして出力する（ｇｇ８図■ｍ 、 ｒｎ’、 ｒｒ
ｆ、 ｒｎ”） 、 ７ドレスバスｂにより、ｅ憶部ア
ドレス信号ｐが設定されるため、記憶部１０中のどのア
ドレスにもアクセスすることが可能となる。 以上のように本実施例によれば、転送されるデータを複
数個保持する記憶部ｌＯを設けることにより、異なる内
容のデータを複数個、連続転送すまた、モードレジスタ
４を設けることにより、１つの躬憶部を第１と第２の手
法の２通りに使うことができる。 また、第１の手法の入・出力装置として！Ｄｆ１１：す
る際の記憶部ｌＯのアドレスを決定するアドレスカウン
タ６と、アドレスカウンタ６より出力される入・出力ア
ドレス信号Ｏとアドレスバスｂとのうちどちらのアドレ
ス情報を記憶部ｉ ｏ ｖｃ供給するかを動作モードに
より決定するマルチプレクサ９を設けることにより、１
人・出力アドレスに対し、深さ方向に記憶部を構成する
ことができる。 発明の効果 この発明の模擬人・出力装置によれば、複数データを連
続的に転送でき、またレジスタの任怠アドレスにアクセ
スできるという効果がある。すなわち、 ■ 異なるデータを複数個、連続伝送するｌｌＯＩ作の
確認を行うことができる。 ■ １人・出力アドレスに対し記憶部を溝成すに対して
Ｄ〜仏（直接メモリアクセス）動作を行う場合にデータ
設定やアクセスが可能である。 ■ また動ず乍モードを切換えてメモリとして動作する
ようにすれば記憶部の任憇のアドレスをアクセスできる
ので、データ修正が簡単であり、どこか１ケ所のデータ
を書きかえてＤＭＡ転送動作を硼認する場合には、時間
短縮ができる。
カアドレスパスのアドレス情報（すなわち第２の手法）
かを選択するマルチプレクサを備えたものであり、複数
データの転送動作と、任意アドレスのアクセスを可能に
するものである。 実施例の説明 第３図はこの発明の模擬入・出力装置の４４１成図であ
る。 １は模擬人・出力装置が選択されているか否かを検出す
るアドレスデコーダである。 ２は外部より供給されるアドレス情報すにより記憶部を
アクセスするとき、すなわち入・出力空間のアドレス方
向に記憶部を持つ第２の手法の入・出力装置として動作
させる際に模擬入・出力装置の自己アドレスが選択され
ていることを検出するメモリアドレスデコーダで、模擬
入・出力装置が選択されるとメモリ選択信号ｋを出力す
る。 ３は、外部より供給されるアドレスバスｂ 、ｙＤｈ
ラ見ると、１人・出力アドレス空間上に深さ方向に記憶
部を持ち、順次記憶をアクセスする第１０手法の入・出
力装置として動作させる際に、模擬人・出力袋はの自己
アドレスが選択されていることを検出する入・出力アド
レスデコーダで、模擬人・出力装置孔が選択されると入
・出力選択信号ｌを出力する。 ４は、模擬人・出力装置の動作モード（第１の手法か第
２の手法かどちらで動作させるか）を決定する内容を保
持するモードレジスタでモード信号ｊを出力する。 ５はメモリ’９択信号ｋか入・出力選択信号４かのどち
らかを選択するセレクタで、Ｓり、記憶部選択信号ｒｎ
を出力する０選択条件はモード信号Ｊｖｃより決定され
る、 ６は模擬人・出力装置を第１の手法の入・出力装置とし
て動作させるときの、順次記憶部１０をアクセスする深
さ方向のアドレスを決定するアドレスカウンタで入・出
力アドレス信号０金出力する・ ７はアドレスカウンタ６のカワントア・ツブ信号ｎを出
力するＡＮＤ回路である。 ８はモードレジスタ４とアドレスカウンタ６を制御する
コントローラである。 ９は入・出力アドレス信号０か、アドレスバスｂかを選
択するマルチプレクサで、記憶ｉ１０へ記憶部アドレス
信号ｐを出力する。 １０は−データを保持する複数個の記憶部である。 ｍ擬人・出力装置を第１の手法の入・出力装置として動
作させるか、第２の手法の入・出力装置として動作させ
るかの動作モードの概念を第９図を用いて説明する。 記憶部はｎ個のデータ記憶部で溝底されている。 第２の手法の入・出力装置として動作している場合（→
Ｙ方向）、１人・出力アドレスに対し１つのデータ記憶
部が割当てられる。模擬人・出力装置の自己アドレスは
アドレスｍＮｎまでとなる。 アドレスバスｂから見れば、任惹のデータ記憶部をアク
セスできる。 第１の手法の入・出力装置として動作している場合（−
Ｘ方向）、１人・出力アドレス（第９図アドレスｍ）に
対し複数のデータ記憶部で溝底される深さ方向（→Ｘ方
向）にアドレスを持つ。アドレスバスｂから見れば、入
・出力アドレス信号０でアクセスされる１つのデータ記
憶部がアドレス用土（Ｃ見えるだけとなる。このときの
アドレス情報はアドレスカウンタ６の内容により決定す
るｆ、％擬人・出力袋はの自己アドレスはアドレスｍで
ある。 第２の手法の人・出力装置として動作している場合のア
ドレスｍ＋１がアクセスするデータ記憶部は、第１の手
法の入・出力ｉｉとして効イ乍している場合のアドレス
ｍ＋１がアクセスするデータ記憶部と対応する１ｍ＋２
・・・ｎ−１，ｎｌｃついても同様である。 以上のように溝底された本実施例の模擬人・出力袋＠に
ついて以下その！！０乍を説明する。 模振入・出力装置を動作させる前に、モードレジスタ４
の設定とアドレスカウンタ６のリセフトを行わなくては
ならない、その動作について簡単に説明する。 筆４図にコントロー−９８のｔ贋１ｉｆｆ １６か箒す
Ｒ１はＣＰＵや周辺チー１７″などから出力されるス
トローブ信号（データ要求信号） ＤＴＳＤ −ｄ を
受信して応答信号ｅを発生する応答信号発生回路、８２
にコントローラ８が選択されていることを検出するコン
トローラアドレスデコーダ、８３はアドレスカウンタ６
のリセ・ＶＦ信号ｉを発生するリセ・７１回路である。 コントローワ８は模擬入−出力装置のアドレスとは重な
らないアドレス上に割り付けられる。ＣＰＵや周辺チ・
ツブは模擬人・出力装置を動ｆＹさせる前に、コントロ
ーラ８をアクセスして動作条件の設データバスａのｎビ
ットのうち、ビ・ソト０がモードレジスタ４を制御する
ビットで、ビ、フト１がアドレスカウンタ６を制御する
ビ・ノドとする。 第５図にモードレジスタ４を制御した際の信号波形図を
示す、 ＷＲＴ信号Ｃは書き込み状態なのでＨハイレベ
ルである。アドレスバスｂｌｃコントローラ８を選択す
るアドレスが出力されるとコントローワアドレスデコー
ダ８２はコントローラ選択信号りを出力する。このとき
データ／＜スａのピリドＯがモードデータｇとなり、モ
ードレジスタ４に送出される。モードレジスタ４はモー
ドデータｇの内容をコントローラ俗択信号りの立ち上り
で保持し、モー′ド信号ｊを出力する。模擬人・出方装
置はモード信号ｊが１のとき人・出力として動作、０の
ときメモリとして動作する・ 第６図はアドレスカウンタ６を制御した際の信！波形図
を示す、モードレジスタ４’（ｉｌ−１１１１３１１１
するとさと同様に、コントローラ８カ”Ｒ択され、コン
トローフ選択信号りが出力される。このときのデータバ
スａのビット１の内容（第６図＠）ｌｙｓ１ノドき、リ
セット回ｖｒ８３はリセット信号ｉを出力する。アドレ
スカウンタ６はリセット信号ｉ’ｔ：受１’ｊるとカウ
ント値（入・出力アドレス信％ ｏ ）を初Ｍ値（第９
図アドレスｍ）に設定する。同時ＩＣ応答信号発生回ｖ
！ｒ８１は応答信号ｅ（第５図、６図■）を出力する。 第７図は模擬人・出力装置を第１の手法の入・出力装置
として動作した際の信号波形図である。 アドレスバスｂに模擬人・出力装置を選択するアドレス
情報（第７図、■−Ｉ１０〜１３ ） ト、ストローブ
信号（データ要求信号） ＤＴＳＤ −ｄ ７５Ｅ送汁
１されると、入・出力アドレスデコーダ３は入・出力選
択信号ｌｌｏを出力する。モード信号ｊがＨ／１イレベ
ルなのでセレクタ５は入・出力選択信号４を記１意部週
択信号ｍとして出力する。またマルチプレクサ９も同様
に入・出力アドレス信号Ｏを記憶部アドレス信号ｐとし
て出力する。記憶部アドレス信号ｐで設定されるアドレ
スへＣＰＵや周辺チ・ツブよリアクセスされる。アクセ
スが終了するとカウントアーＩプ信号ｎによりアドレス
カウンタ６はカウントアリプされ、入・出力アドレス信
号Ｏは＋１される１次に、続いて模擬人・出力装置が選
択されても（第７図■ｌよ）次のデータ記憶部をアクセ
スするため、連続した異なるデータの転送を行っても、
前のデータは保障される。 次に、模擬人・出力装置を第２の手法の入・出力装置と
して動作させた場合について説明する。 第８図はその信号波形図である。コントローラ８をアク
セスしてモードレジスタ４ｔ”第２の手法の入・出方装
置として動作するように設定する。（モードｆｌｆ号ｊ
Ｌａウレベル）、アドレスバスｂＫ模擬人・出力装置を
選択するアドレス情報（第８図。 ９ｍ Ｎｒｄ”’ ） 、ストローブ信号（データ要求
信号１ＤＴＳＤ −ｄ が送出されるとメモリアドレス
デコーダ２はメモリ選択信号ｋを出力する。モード信号
ｉがＬロウレベルなのでセレクタ５はメモリ選択信号ｋ
を記憶部選択信号ｍとして出力する。マルチプレクサ９
も同様にアドレスバスｂの内容ヲレジスタアドレス信ｔ
ｐとして出力する（ｇｇ８図■ｍ 、 ｒｎ’、 ｒｒ
ｆ、 ｒｎ”） 、 ７ドレスバスｂにより、ｅ憶部ア
ドレス信号ｐが設定されるため、記憶部１０中のどのア
ドレスにもアクセスすることが可能となる。 以上のように本実施例によれば、転送されるデータを複
数個保持する記憶部ｌＯを設けることにより、異なる内
容のデータを複数個、連続転送すまた、モードレジスタ
４を設けることにより、１つの躬憶部を第１と第２の手
法の２通りに使うことができる。 また、第１の手法の入・出力装置として！Ｄｆ１１：す
る際の記憶部ｌＯのアドレスを決定するアドレスカウン
タ６と、アドレスカウンタ６より出力される入・出力ア
ドレス信号Ｏとアドレスバスｂとのうちどちらのアドレ
ス情報を記憶部ｉ ｏ ｖｃ供給するかを動作モードに
より決定するマルチプレクサ９を設けることにより、１
人・出力アドレスに対し、深さ方向に記憶部を構成する
ことができる。 発明の効果 この発明の模擬人・出力装置によれば、複数データを連
続的に転送でき、またレジスタの任怠アドレスにアクセ
スできるという効果がある。すなわち、 ■ 異なるデータを複数個、連続伝送するｌｌＯＩ作の
確認を行うことができる。 ■ １人・出力アドレスに対し記憶部を溝成すに対して
Ｄ〜仏（直接メモリアクセス）動作を行う場合にデータ
設定やアクセスが可能である。 ■ また動ず乍モードを切換えてメモリとして動作する
ようにすれば記憶部の任憇のアドレスをアクセスできる
ので、データ修正が簡単であり、どこか１ケ所のデータ
を書きかえてＤＭＡ転送動作を硼認する場合には、時間
短縮ができる。
第１図は従来例の模擬入・出力装置ｆｆｌの溝底図、第
２図の＋Ａ１．ＩＢｌは夫々その信号波形図、第３図は
この発明の一実施例における模擬入・出力装置のｉ成因
、第４図はコントローフ部の溝底図、第５図はモードレ
ジスタ制御の信号波形図、第６図はアドレスカウンタ制
御の信号波形図、第７図、第８図は第３図の模擬入・出
力装置の信号波形図、第９図は動作モードの概念図であ
る。
２図の＋Ａ１．ＩＢｌは夫々その信号波形図、第３図は
この発明の一実施例における模擬入・出力装置のｉ成因
、第４図はコントローフ部の溝底図、第５図はモードレ
ジスタ制御の信号波形図、第６図はアドレスカウンタ制
御の信号波形図、第７図、第８図は第３図の模擬入・出
力装置の信号波形図、第９図は動作モードの概念図であ
る。
Claims (1)
- データを保持する複数個の記憶部と、このｄ己憶部ヲ順
次アクセスする第１の手法および外部より供給されるア
ドレス情報に二り前記記憶部をランダムにアクセスする
第２の手法のどちらで記憶部をアクセスするかを決定１
−るＩ”３容を保Ｉ仔するモードレジスタと、前記第１
の手法で前記シ己ｔ？１音５を１頃次アクセスするとき
のアドレス１青幸艮を決定するアドレスカウンタと、前
記モードレジスタの内容により前記第１の手法か第２の
手法力）を選択し前ｇ記憶部にアドレス情報を供給する
マＮチプＶクサとを備えた模擬人・出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166409A JPS6057452A (ja) | 1983-09-08 | 1983-09-08 | 模擬入・出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166409A JPS6057452A (ja) | 1983-09-08 | 1983-09-08 | 模擬入・出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057452A true JPS6057452A (ja) | 1985-04-03 |
Family
ID=15830880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58166409A Pending JPS6057452A (ja) | 1983-09-08 | 1983-09-08 | 模擬入・出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7452926B2 (en) | 2002-08-29 | 2008-11-18 | Jtekt Corporation | Resin pulley formed of a resin composition having a phenol resin, an inorganic powder , a reinforcing fiber, and a lubricant |
| JP2009142017A (ja) * | 2007-12-05 | 2009-06-25 | Yoshinobu Ohashi | 電気自動車の警戒音発生装置 |
-
1983
- 1983-09-08 JP JP58166409A patent/JPS6057452A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7452926B2 (en) | 2002-08-29 | 2008-11-18 | Jtekt Corporation | Resin pulley formed of a resin composition having a phenol resin, an inorganic powder , a reinforcing fiber, and a lubricant |
| JP2009142017A (ja) * | 2007-12-05 | 2009-06-25 | Yoshinobu Ohashi | 電気自動車の警戒音発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100203392B1 (ko) | 프로그램 가능한 메모리 타이밍 | |
| JP2534757B2 (ja) | リフレッシュ回路 | |
| US6049505A (en) | Method and apparatus for generating memory addresses for testing memory devices | |
| JPH0420492B2 (ja) | ||
| JP2009080822A (ja) | トランスペアレントｅｃｃメモリシステム | |
| JPH0312395B2 (ja) | ||
| CN109559769A (zh) | 存储器装置及其操作方法、存储器控制器的操作方法 | |
| JP2735173B2 (ja) | ワンチップメモリデバイス | |
| US6408356B1 (en) | Apparatus and method for modifying signals from a CPU to a memory card | |
| JPH0390942A (ja) | 主記憶装置の制御方式 | |
| JPH0778106A (ja) | データ処理システム | |
| JP2000163990A (ja) | 半導体記憶装置 | |
| JP2715310B2 (ja) | メモリ制御装置 | |
| JPS59206878A (ja) | グラフイツクメモリのアクセス制御方式 | |
| JP3092806B2 (ja) | ダイナミック型ランダムアクセスメモリ | |
| KR100237986B1 (ko) | Ras 신호를 어드레스선으로 사용하는 메모리 카드에 의해 수신된 신호를 수정하는 방법 | |
| JP3655658B2 (ja) | 数値制御装置 | |
| JPH04248641A (ja) | メモリ制御装置 | |
| JP2591515B2 (ja) | １チップメモリデバイス | |
| JPS58215790A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPH02186454A (ja) | メモリアクセス制御装置 | |
| JPH08123402A (ja) | １チップメモリデバイス | |
| JPH0676565A (ja) | 半導体記憶装置 | |
| JPS6120295A (ja) | アドレス制御用集積回路 | |
| JPH01188962A (ja) | 電子機器 |