JPS6057968A - Ｍｏｓトランジスタの製造方法 - Google Patents

Ｍｏｓトランジスタの製造方法

Info

Publication number
JPS6057968A
JPS6057968A JP58165150A JP16515083A JPS6057968A JP S6057968 A JPS6057968 A JP S6057968A JP 58165150 A JP58165150 A JP 58165150A JP 16515083 A JP16515083 A JP 16515083A JP S6057968 A JPS6057968 A JP S6057968A
Authority
JP
Japan
Prior art keywords
gate oxide
oxide film
gate
mos transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58165150A
Other languages
English (en)
Inventor
Katsuhiko Hieda
克彦 稗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58165150A priority Critical patent/JPS6057968A/ja
Publication of JPS6057968A publication Critical patent/JPS6057968A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、高耐圧構造のＭＯＢ　）ランジスタの製造方
法に関する。
〔従来技術とその問題点〕
従来、ＭＯＳトランジスタは一様なゲート酸化膜を有し
、特に高電圧用途にはサー７−スプレークダウン電圧が
低い等の問題があった。
この発明は、サーフースプレークダウン電圧の向上環を
図シ得る簡便なＭＯＢ）ランジスタの製法を提供するも
のである。
〔発明の概要〕
本発明は選択的にチャネル領域のドレイン側にゲート酸
化膜を形成しておき、次いで残部の基板を酸化してドレ
イン側で厚くされたゲート酸化膜を形成するようにした
ものである。
〔発明の効果〕
本発明によれば特性の著しく向上された高耐圧のＭＯＳ
トランジスタが得られる。
〔発明の実施例〕
図に示すように、Ｐ型シリコン基板１を用意し例えばシ
リコン窒化膜マスクを用いた周知の選択酸化法を使って
、フィールド酸化膜２を形成する。
次に熱酸化によシ第１のゲート酸化膜３を例えば６００
Ａ程度形成する。次に高耐圧化し九い領域以外の第一ゲ
ート酸化膜３を通常のレジスト工程にヨｌ）ｘッチング
除去し、レジスト除去後改めて熱酸化により第２のゲー
ト酸化Ｊ！Ｉ４を例えば３００λ程度形成する。このと
き、ゲート酸化膜３はゲート酸化膜４よシ膜厚いことが
特徴である。レジスト以外のマスク、例えばＳｉＮを用
い、マスク付着状態で第２のゲート酸化を行ない、その
後このマスクを取ってもよい。次に例えばリンをドープ
したポリシリコン膜を堆積してこれをパターニングする
ことによりＭＯＳ　トランジスタのゲート電極５を形成
する。次にゲート酸化膜３，４を除去した後、イオン注
入法によりゲート電極５に自己整合されたｎ十拡散層の
ドレイン６、ンース７を形成する。このとき、冒電圧の
印加される側の計拡散層に隣接したゲート酸化膜がゲー
ト酸化膜３となるようにする。以下は通常のＭＯＳ）ラ
ンジスタの製造工程に従って例えばＰＳＧ膜、コンタク
トホール、Ａ／配線等が形成され、最後に保護膜として
ＰＳＧ膜が設置されＭＯＳ　）ランジスタが完成する。
使用時は基板を接地し、ドレインを＋２０ｖ１ソースを
ＯＶ、ゲートをＯ〜５Ｖで使用する。
本方法によれば、ゲート電極５の下のゲート酸化膜を全
部ゲート酸化膜４で形成する場合にくらべて、サーフェ
ス・ブレークダウン電圧が著しく向上する。また、全部
ゲート酸化膜をグー；・酸化膜３で形成する場合にくら
べて、一部ゲート酸化膜４を使う構造にすると素子性能
は向−１〕する。
また、通常の高濃度拡散層（ｎ＋層）と低譲度拡散層（
ｎ一層）を用いた高耐圧構造と組み合わせて本方法を使
用することによυ、さらにサーフース・ブレークダウン
電圧を上げることが可能と々る。
この発明のＭＯＳ　）ランジスタは、例えばＰｌｔＯＭ
の周辺回路の様な高電圧が印加される箇所に用いられる
。

Claims (1)

    【特許請求の範囲】
  1. 一導電型半導体基板上にゲート酸化膜を介してゲート電
    極が形成され、このゲート電極に隣接する前記半導体基
    板に逆導電型のソース領域及びドレイン領域が形成され
    たＭＯＢ　）ランジスタの製造方法において、選択的に
    ゲート酸化膜を形成した後に露出する基板を酸化する事
    によシトレイン側が厚くされたゲート酸化膜を形成する
    事を特徴とするＭＯＢ　）ランジスタの製造方法。
JP58165150A 1983-09-09 1983-09-09 Ｍｏｓトランジスタの製造方法 Pending JPS6057968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58165150A JPS6057968A (ja) 1983-09-09 1983-09-09 Ｍｏｓトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58165150A JPS6057968A (ja) 1983-09-09 1983-09-09 Ｍｏｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS6057968A true JPS6057968A (ja) 1985-04-03

Family

ID=15806827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165150A Pending JPS6057968A (ja) 1983-09-09 1983-09-09 Ｍｏｓトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS6057968A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2700890A1 (fr) * 1993-01-27 1994-07-29 Fujitsu Ltd Dispositif à transistor composé à effet de champ ayant une électrode de Schottky.
US5486484A (en) * 1993-02-22 1996-01-23 Texas Instruments Incorporated Lateral power MOSFET structure using silicon carbide
US5556800A (en) * 1992-04-03 1996-09-17 Kabushiki Kaisha Toshiba Method of manufacturing a mask read only memory (ROM) for storing multi-value data

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556800A (en) * 1992-04-03 1996-09-17 Kabushiki Kaisha Toshiba Method of manufacturing a mask read only memory (ROM) for storing multi-value data
FR2700890A1 (fr) * 1993-01-27 1994-07-29 Fujitsu Ltd Dispositif à transistor composé à effet de champ ayant une électrode de Schottky.
US5486484A (en) * 1993-02-22 1996-01-23 Texas Instruments Incorporated Lateral power MOSFET structure using silicon carbide

Similar Documents

Publication Publication Date Title
US4419809A (en) Fabrication process of sub-micrometer channel length MOSFETs
JPH07183528A (ja) 薄膜トランジスタ
JP2996694B2 (ja) 半導体スタックトｃｍｏｓ装置の製造方法
JPS6116573A (ja) Ｍｉｓ型半導体装置の製造方法
JPS62248256A (ja) 半導体装置
JP4439678B2 (ja) 半導体装置の製造方法
JPS6050063B2 (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JP3521921B2 (ja) 半導体装置の製造方法
JP3638189B2 (ja) 電界効果トランジスタの製造方法
JP2594121B2 (ja) 半導体装置の製造方法
JPS6294985A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0194666A (ja) Ｍｏｓｆｅｔの製造方法
JPS5810857A (ja) 相補型ｍｏｓ半導体装置
JPH0113230B2 (ja)
JPS6016469A (ja) Ｍｉｓ半導体装置の製法
JPS59231863A (ja) 絶縁ゲ−ト半導体装置とその製造法
JP3479393B2 (ja) 半導体装置の製造方法
JPS6254959A (ja) Ｍｉｓ型半導体装置の製造方法
JPS61166154A (ja) Ｍｉｓ型半導体装置の製造方法
JPS6041870B2 (ja) 相補型ｍｏｓ集積回路装置の製造方法
JPH10189967A5 (ja)
JPH0547982B2 (ja)
JPH02277246A (ja) 薄膜トランジスタの製造方法
JPH03191566A (ja) 半導体装置の製造方法
JPS61285768A (ja) Ｍｉｓ型半導体装置の製造方法