JPS6059387A - 表示回路 - Google Patents

表示回路

Info

Publication number
JPS6059387A
JPS6059387A JP58167881A JP16788183A JPS6059387A JP S6059387 A JPS6059387 A JP S6059387A JP 58167881 A JP58167881 A JP 58167881A JP 16788183 A JP16788183 A JP 16788183A JP S6059387 A JPS6059387 A JP S6059387A
Authority
JP
Japan
Prior art keywords
display
data
signal
key
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58167881A
Other languages
English (en)
Inventor
岡田 安人
悟 前田
泰 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58167881A priority Critical patent/JPS6059387A/ja
Publication of JPS6059387A publication Critical patent/JPS6059387A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、テレテキストやビデオテックスなどの文字
画像情報システムにおける表示回路に関する。
背景技術とその問題点 ます、第1図により一般的なテレビ文字多重放送受信機
のアウトラインについて説明しよう。
第1図において、(1)は高周波同調回路から映像検波
回路までを含むチューナ回路、(2)は色復調などの処
理を行うビデオ回路、(3)はカラー受像管を示す。そ
して、通常のテレビ放送の受信時にはチューナ回路(1
)からのカラー映像(は号がビデオ回路(2)に供給さ
れて三原色信号が取り出され、この信号が受像管(3)
に供給され°ζ放送によるカラー画像が再生される。
なお、このとき、チューナ回路(1)からのカラー映像
信号が同期パルス形成回路(4)に供給されて垂直同期
パルスVD、水平間期パルスHD、クロックCKが取り
出され、そのパルスV、、HDが偏向回路(5)に供給
されて垂直及び水平偏向電流が形成され、これらは受像
管(3)の偏向コイル(6)にイバ給される。
また、00)は文字放送によるカラー画像を内、生ずる
ためのマイクロコンピュータを示し、(11)は8ヒツ
ト並列処理のCPU、(1z)は文字放送によるカラー
画像を再生ずるためのプ1コクラムが書き込まれている
ROM、(13)はワークエリア用のRAM、(14)
は文字放送の選択などを行うキーボード、(15)はア
ナログ人力用のインターフェイスで、これら回+73(
12)〜(15)はシステムハス(19)を通じてCP
U(11)に接続されている。
さらに、(18)は表フj〈用メモリ、’4−1.1わ
ら、文字放送の1ペ一ジ分(1画面分)の表ンJ<デー
タを記憶するビデオRAM、(17)はそのアドレス信
号及びリード・ライト信号などを形成するメモリ、:J
 71− rat−ラ、(L8)はティスプレィコント
ローラで、これらは相互に接続されると共に、システム
ハス(19)に接続されている。また、コントローラ(
17)にはパルス Vo 、Hl)、CKが供給されて
いる。
そして、キーボード(14)により文字放送を選択する
と、これが割り込みによりCPU(11)に知らされ、
どの文字放送を必要きしているかがRAM(13)にス
トアされる。
一方、チューナ回路(1)からのカラー映像信号がイン
ターフェイス(15)に供給されて垂直ブランキング期
間における文字放送信号が取り出され、この信号がイン
ターフェイス(15)に一度へソファされると共に、こ
の文字放送信号がバッファされたことが割り込みにより
CPU(11)に知らされる。すると、そのバッファさ
れている文字放送信号か、キーボー)’(14)で選択
したページの信号であるかとうかがCPU(11)によ
りチェックされ、キーボード(14)で選択したページ
の信号ではないときには無視されるが、キーボード(1
4)で選択したページの信号のときにはそのバッファさ
れている文字放送信号がCPU(11)により処理され
、ビデオRAM(16)に供給されると共に、書き込み
アドレス信号及びライト信号がCPU(11)からコン
トローラ(17)を通じてRAM(16)に供給される
こうして、キーボード(14)で選択した文字数送信1
弓−の表示データが1走査線分づつCPU(11)によ
りlマへM(16)に)li’j次店き込ま才1.る。
そして、このとき、コントローラ(17)におい゛ζ+
Jj直走査及び水平走査に同期した1j7eみ出しアド
レス信号及びリード信号が形成され、これら信号が凹き
込み用の信号とは時分割式にメモリ (16)に供給さ
れてRAM(16)の表示データが、垂直走査及び水平
走査に同期してh!11次a)’i ell出され、こ
の読み出された表示データがコンl−1:I−シ(18
)により三原色信号R,G、B及び輝度信号Yにデコー
ドされる(信男R−Yのそれぞれは1ヒツトのシリ゛ア
ル信号であり、全体とし”(は4ビット並列である)。
そして、これら(ij ’弓−R−Yが、ビデオ回路(
2)を通して受像管(3)に供給され、従っ゛乙受像管
(3)には文字放送によるカラー画像が4Q生される。
なお、テレビ文字多重放送でページが送信されるとき、
標V$モーl′では、第2図Aに24’<ずように、そ
の1ページが各フィールドにおい′(横248ドツトx
 縦204ドツトで構成されると共に、そのページの」
一方の12ラインはヘッダ部とされ、インデックスの表
示などに使用される。また、1ページは、横方向の8ド
・7トがlハイドの表示データにより表示されるので、
標¥!モードの1ページを受信するには、第2図Bに示
すようにビデオRAM(16)は水平アドレスとして3
1番地、垂直アドレスとして204番地が必要である。
ところで、このような受信機において、ページなどを指
定するデータをキーボー1”(14)から入力した場合
、そのキー人力データをi!!!1面上に表示(エコー
ハック)する必要がある。このため、一般には、第2図
Aに示すようにそのキー人力データを例えばヘッダ部の
右側の横120ドツト×縦12ドツトの領域K D A
に表フドするようにしている。
ところが、このようにすると、キー人力により領域KD
Aに表示されζいた本来のヘッダ情報が消えてしまうの
で、キー人力を取り消したり、あるいはすべてのキー人
力か終ったとき、そのキー人力データの表示を消しζも
とのヘッダ情報の表示に戻す必要がある。
しかし、ヘッダ部の表示をもとに戻ずためには、ソフト
ウェアによりビデオRAM(16)の内容を古き直す必
要があり、このとき、そのifき117ず量が多げれは
多いほど処理時間がかかってしまう。
また、書き直し終るまでは、コ1−−人カデータと本来
のヘッダ情報とか混在し゛ζ表表示れてしまうので、表
示が見苦しくなってしまう。
そこで、ビデオRAM(16)とは別にヘッダ部と同じ
容9のバッフアメ]ヨリを用息しておき、このバッファ
メー七りにもヘッダ情(・14をFiき込んでおくこと
により上述の問題点を16r決することも考えられてい
る。しかし、方法でば、ヘッダ情報をビデオRAM(1
6)の本来の表示領域に吉き込むだけでなく、バッファ
メモリにも暑き込まなりれはならず、余分な処理が必要
となる欠点がある。
発明の目的 この発明は、これらの問題点を一1?II Lようとす
るものである。
発明の概要 このため、この発明においては、キー人力データの表示
領域KDAと同じ容量のバッファメモリを設り、キー人
力データはこのバッファメモリに書き込む。そして、そ
のキー人力データを表示する場合のみ、ビデオRAM(
16)の領域KDAに対応するアドレスに代えてそのバ
ッファメモリから表示用の読み出しを行うようにしたも
のである。
実施例 すなわち、第3図はその一例をボし、この例においては
簡単のため、CPU(li)はCPUタイミングに表示
データ及びキー人力データをビデオRAM(16)及び
バッファメモリに司き込むたけであるとする。
そして、第3図において、ビデオRAM(16)は標準
モードの画面を表示するため21′バイトの容量を有し
ているが、そのアドレスは第4図にボずように割り当て
られζいる。ずなわぢ、第4図において、領域DSPが
第2図Bにもボしたページの表示に使用される領域であ
り、十位アドレス(アドレスビット)へ〇〇〜へD4が
水平アドレスとされ、これば0〜30番地の範囲とされ
ると共に、」二値アドレスへD5〜ΔD12が垂直゛r
アドレスされ、これは0〜203番地の範囲とされる。
従−9て、AD。
〜へD4 − 「16J 〜 「30」 で、 かつ、
 八D5〜へD12−1−0」〜111」の領域RHA
がキー人力データの表示領域KDAに対応する。
さらに、ごの例においては、ビデオRAM(16)の不
使用領域の一部がキー人力データ用のへソファメモリと
し゛てイ吏用されるもの”C1八1)(〕〜八1へ4〜
116」〜r30J’で、かつ、へD5〜八D12 =
−1−’ 224 J〜l−235Jの領域BUFかそ
のバッファメモリとして使用される。なお、第4図にお
いて、斜線をつけた部分は不使用とされる。
さらに、第3図において、(21)は読め出し用の水平
アドレス信号の形成回路を示す。この形成回路(21)
は、邦分周の分周回M3及び5ビ・ノ(−のカウンタな
どにより構成され、りしドックCKがクロック人力(カ
ウント人力)CLKに供給されると共に、第5図A、B
にボずように1水平期間のうち有効表示期間だり“1″
となるパルスII l] S Pがクリア人力CLRに
供給されて第5図Cに示すようにlID5P−0゛のと
きrOJで、II D S P−1″のときクロックC
Kの8クロツクごとに1−1」づつインクリメントする
水平アドレス信号Ho ” H4が形成される。
さらに、この形−成回路(21)においては、信号Ho
” H4が変化するごとにリード信号RD及びロード信
号L Dが形成される。
また、(22)は読み出し用の垂直アドレス信号の形成
回路を不ず。この形成回路(23)ば、8ヒツトのカウ
ンタなどにより構成され、パルスlID5Pがクロック
人力(カウント人力)CLKに供給されると共に、第6
図A、Bに示すように1フィールド期間のうち有効表不
期間だり“1°゛となるパルスVDSPがクリア人力C
LRに供給されて第6図Cに示すようにVDSP−0゛
のとき10」で、VDSP= ” 1 ” (7:lと
きパ/l/ スlID5P(7) 1ザイクルごとに(
−1」つつインクリメントする垂直アドレス信号VO〜
■7が形成される。
さらに、(23)はキー人力データを表示するとへの読
め出し用アドレス信号の形成回路をボす。
この例においては、この形成回1+’8 (23)はプ
ルアップ抵抗R23により構成され、昂°に1゛のレベ
ルのアドレス信号U5〜U7が形成される。なお、キー
人力データを表示J°るときの読め出し用アドレス信号
は、信’41J5”・Ut以外にも多くのビ、:。
1・(信号)が必要であるが、ごれは信乞tl o ”
−H4。
■o〜■1を兼用している(i’tY細は後述する)。
また、(24) 、(25)はデコーダをボし、デコー
ダ(24)には形成回路(21)からの14号Ho〜H
4が供給されて第5図りにボずようにHo〜H4=r1
6J〜[30Jのとき1”になるデコート信号HK Y
 、ずなわら、第7図にボずように、水平走査期間のう
ち、領域KDAの走11L期間に“°1”になる信号H
K Yが取り出される。さらに、デコーダ(25)には
形成回路(22)からの信号Vo〜■7と、信号VDS
Pとが供給され(第6図りに示すようにVDSP= ”
 1 ” )期間におイア V o 〜V ? =1−
0」〜IIIJのとき“1°゛となるデコード信号VK
Y、ずなわち、第7図に示すように垂直走査期間のうら
、領域K D Aの走査期間に“1゛になる信号VKY
が取り出される(実際には、RAM(16)以降の信号
処理による時間遅れがあるので、信号HK Yは領域K
DAの水平走査期間よりも早い位置とされる)。
さらに、(26)ばRSフリップフロップ(ラッチ)を
示し、これはシステムハス(19)に接続され、領域K
 D Aに本来のヘソク情報を表示゛B−るときにはり
セントされ、キー人力データを表示するときにはセット
され、その出力Q26が取り出される。
そして、形成回II!8(22)からの信号■5〜■7
がセレクタ(31)の入力A o ” A 2に供給さ
れ、形成回路(23)からの信号U5〜U7がセレクタ
(31)の人力Bo”32に(j(給されると共に、回
路(24)〜(26)の出力信号HK Y、V K Y
、 Q2eがアンド回路(27)に供給され、そのアン
ド出力Q2?がセレクタ(31)のセレクト人力Sに供
給され、そのセレクト出力Y o −Y 2がセレクタ
(32)の入力B+o”Bx2にイ」ζ給される。
さらに、形成回路(22)からの(j)”l;−V O
〜■今がセレクタ (32)の人力B5〜I39に供給
され、形成回11!8(21,)からの信号Hoへ−1
−1、+がセレクタ(32)の入力Bo=B4に供給さ
れ、CI)U(11)からの71−き込めアドレス信号
がセレクタ(32)の人力A o ” A’ x2に供
給されると共に、CPU(11)からメモリライト信号
肝引1がセレクタ(32)のセレクト人力Sに供給され
、セレクタ (32)の出力Yo〜YX2がビデオRA
M(16)のアドレスへり。
〜ΔD12に供給される。なお、セレクタ(31) 。
(32)は、S−“0゛′のときY−Δ、S゛−” 1
 ”のときY=Bにセレクトされる。
また、RAM(16)のデータ人力1〕1にはCPU(
11)から表示データが供給されると共に、ライド人力
RDにば形成回路(21)からリード信号RDが供給さ
れる。そして、RAM(16)のデータ出力DO4こは
、8ビツトの並列人力直列出力のシフトレジスタ(28
)が接続さ、11.ると共に、このレジスタ(28)の
ロード人力1.I)及びクロック入力CLKには、形成
回路(21)からのロード信号LD及びクロックCKが
イJ(給される。
このような構成によれは、CPU(11)によりフリッ
プフロップ(26)がリセツトされると、その出力Q2
Gは“0゛になるので、信号HK Y 。
VKYにかかわらずQ 2?= ” Q ”であり、従
って、セレクタ(31)からは信号V5〜V7が取り出
される。
そして、表示タイミングには、MEWR−“1″である
から、セレクタ(31)からの信号■5〜VTと、形成
回路(21) 、(22)からの信号HO〜H4゜Vo
〜■4とが、セレクタ(32)を通して第8図に示すよ
うな関係でRAM(16)のアドレスAD。
〜AD12に供給される。そして、このとき、信号HO
〜H4、Vo 〜Vtは、第5図C及び第6図Cに示す
ように変化していると共に、RAM(16)にばリード
信号RDが供給されているので、RAM(16)のアド
レス(第4図)のうち、領域DSPにおいて、水平及び
垂直走査位置に対応したアドレスから表示データが読み
出される。
そして、この読み出された表示データが、レジスタ(2
8)に供給されると共に、1ピッ1一つつ直列に取り出
され、ずなわら、標準゛ヒートの画面の輝度信号Yが得
られる。
すなわち、フリソプフ1:Jツブ(26)がリセットさ
れている場合には、17AM<16)のイ1n域DSP
の表ンバデータがそのまま輝度信号Yとして取り出され
、従って、ページの領域KDAには′・ソダ情報が表ン
ノマされる。
一方、CPU(11)によりフリソプフI:Iツブ(2
6)がセットされると、その出力Q2+、は1″′にな
る。しかし、水平走査及び垂直走査の少なくとも一方が
領域K I) Aに列して行われていないときには、信
号1−IKY、VKYの少なくとも一方は“O”なので
、Q27−“0゛であり、iIニって、ビデオRAM(
16)の領域D S I)のうら、領域RHAを除く領
域に対して信号Ho〜H4、Vo −VTにより上述と
同様にして表示データのBee Lh出しが行われ、そ
の輝度信号Yが取り出される。ずなわぢ、Q2G−“1
″であってもビデオRAM(16)の領域DSPのうち
、領域RHAを除く領域にス・jしては表示データが読
み出されて表示が行われる。
L2かし、水平走査及び垂直走査の両方が領域K D 
Aに対して行われているときには、Q27 =”l″で
あるから、セレクタ(31)からは信号U5〜U7が取
り出され、この信号USへ□ U ?と、信号■。
〜V4 、Ha−H4とがセレクタ (32)を通して
第9図に示すような関係でビデオRAM(16)に供給
される。そして、このとき、信号Vo ”V4 。
U5〜U7を1つのアドレス信号として見ると、これば
第6図Eにボずように、VKY=”1”の期間に1水平
期間ごとにr224jがらr235Jまで変化する。そ
して、この信号Vo −V4 、U5〜U7がビデオR
AM(16)の垂直アドレスAD5〜八D12に供給さ
れていると共に、信号Ho〜1]4カヒテオRAM <
16)の水平アドレスADo〜Alasに供給されてい
る。
従って、領域KDAに対して水平走査及び垂直走査が行
われているとき?、こば、RAM(16)の領域BUF
がアドレスされてデータが読み出されるごとになり、そ
の読め出されたデータが輝度信号Yとされることになる
すなわち、フリップフロップ(26)がセ・ントされて
いる場合には、1ページのうち、領域K D AにはR
AM<16>の領域B U Fのデータが表示され、1
ページの残るずべ“Cの領域にはRAM(i6)の領域
DSPのうちの領域RIi 、Aを除く領域のデータが
表示されることになる。
従って、文字放送画像を表示する場合には、ヘッダ情報
を含む画面情報をビデオRAM(16)の領域DSPに
71き込むと共に、ソリツブフロップ(26)をリセッ
トずれば、そのヘッダ情<−Vを含む画面11′を報の
すべてが正常に表示される。
そして、キー人力があるときには、フリップフロップ(
26)をセットすると共に、そのキー人力データをRA
M(16)の領域B tJ Fに¥1−き込めば、その
キー人力データがページの領域K IJ Aに表示され
る。また、残るページ領域には4)との文字放送画像が
表示されている。
そして、すべてのキー人力が終ったとき、あるいはキー
人力を取り消したときには、フリ・ノブフロップ(26
)を単にリセットすれば、領域KDAにはもとのヘッダ
情報が表示され、もとの文字放送画面の表示となる。
こうして、この発明によれば、例えばへ・ノダ部の領域
K D Aをキー人力データの表示用とした場合、キー
人力がないときには、本来のへ・ノダ情報を表示でき、
キー人力があると、そのキー人力データを表示できると
共に、キー人力データの表示が不要になったときには、
もとの本来のへ・ノダ情報を表示できるが、ヘッダ情報
あるいはキー人力データの吉き込みは1度でよく、さら
に、領域KDAに対するヘッダ情報あるいはキー人力デ
ータの表示は単にフリップフロップ(26)のセント・
リセットを制御するたりてよいので、処理を極めて簡単
に、かつ、高速に瞬時的に行うことができる。そして、
CPU(11)の負担が増加したり、ヘッダ情報とキー
人力データとが混在した見苦しい画面となったりするこ
とがない。
発明の効果 キー人力データの表4く後、簡単に、かつ、瞬時的にも
との本来の画面情報を表示できる。また、画面情報やキ
ー人力データの1夕:き込のt> 1度でよい。
【図面の簡単な説明】
第1図、第2図、第4図〜第1〕図はこの発明を説明す
るための図、第3図はこの発明の一例の系統図である。 (16)’はビデオRA’M、(21)〜(23)はア
ドレス信号の形成回路である。 第8N 第9図

Claims (1)

    【特許請求の範囲】
  1. 表示用メモリに書き込まれ”ζいる表示データが水平及
    び垂直走査に対応して読み出され、この読み出された表
    示データが受像管に供給されて1ページの画像として表
    示される表示回路において、キー人力データを表示する
    のに必要な容量のバッファメモリを設け、キー人力デー
    タを表示しないときには、上記表示用メモリに対しζ読
    み出しを行って本来の画面情報を表示し、キー人力デー
    タを表示するときには、上記表71e用メモリに対して
    3j6Jj出しを行うと共に、表示画面のキー人力デー
    タの表示領域に対応する期間に1ン+ニー+−記バソフ
    ァメモリからキー人力データの読め出しを行い、上記画
    面情報の一部に上記キー人力データを表示するようにし
    た表示回路。4
JP58167881A 1983-09-12 1983-09-12 表示回路 Pending JPS6059387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58167881A JPS6059387A (ja) 1983-09-12 1983-09-12 表示回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58167881A JPS6059387A (ja) 1983-09-12 1983-09-12 表示回路

Publications (1)

Publication Number Publication Date
JPS6059387A true JPS6059387A (ja) 1985-04-05

Family

ID=15857809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58167881A Pending JPS6059387A (ja) 1983-09-12 1983-09-12 表示回路

Country Status (1)

Country Link
JP (1) JPS6059387A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02131788U (ja) * 1989-03-31 1990-11-01

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666894A (en) * 1979-11-02 1981-06-05 Mitsubishi Electric Corp Color image display unit
JPS5821981A (ja) * 1981-07-31 1983-02-09 Nippon Telegr & Teleph Corp <Ntt> コンピユ−タ制御による2画面表示方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666894A (en) * 1979-11-02 1981-06-05 Mitsubishi Electric Corp Color image display unit
JPS5821981A (ja) * 1981-07-31 1983-02-09 Nippon Telegr & Teleph Corp <Ntt> コンピユ−タ制御による2画面表示方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02131788U (ja) * 1989-03-31 1990-11-01

Similar Documents

Publication Publication Date Title
JPS5875192A (ja) 表示装置のスム−ジング回路
JP2592378B2 (ja) フォーマット変換器
JPS62253195A (ja) 復号・書込み・読出し手段を有する情報処理装置
JPH0212076B2 (ja)
JPH06237422A (ja) 文字表示装置
US4788540A (en) Raster scan image data display controller including means for reducing flickering
JPS6059387A (ja) 表示回路
JPS5850070B2 (ja) 多重信号再生装置
JPS59137985A (ja) 表示装置
JP2562727B2 (ja) 表示用マイクロコンピュータ
KR900006780B1 (ko) 더블 스캔 주사시 수직 피이킹 회로
JPS6258016B2 (ja)
JPS6057781A (ja) 文字放送受信装置
JPH0531159B2 (ja)
JP3681465B2 (ja) プロンプターの映像信号処理装置
JP3007634B2 (ja) 文字放送受信装置
JPS59200292A (ja) 表示回路
JPS5893096A (ja) 画像表示装置
JPH0435108B2 (ja)
JPS60214384A (ja) 表示回路
JPS60108888A (ja) 表示回路
JPH02250575A (ja) ドットマトリクス表示式テレビジョン受像装置
JPS646486B2 (ja)
JP2558899B2 (ja) 映像表示装置
JPS6027230B2 (ja) 静止画信号受信装置