JPS6059807A - トランジスタ保護回路 - Google Patents
トランジスタ保護回路Info
- Publication number
- JPS6059807A JPS6059807A JP59170092A JP17009284A JPS6059807A JP S6059807 A JPS6059807 A JP S6059807A JP 59170092 A JP59170092 A JP 59170092A JP 17009284 A JP17009284 A JP 17009284A JP S6059807 A JPS6059807 A JP S6059807A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- emitter
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000005283 ground state Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、コレクタ、ベースおよびエミッタを有する第
１導電形の出力トランジスタと、コレクタ、ベースおよ
びエミッタを有し、そのエミッタが前記出力トランジス
タのベースに結合された第１導電形の駆動トランジスタ
と、コレクタ、ベースおよびエミッタを有し、そのベー
スおよびエミッタが、前記出力トランジスタのベースお
よびエミッタにそれぞれ結合され、そのコレクタ電流が
前記出力トランジスタのコレクタ電流の所定の割合であ
る第１導電形の電流検出トランジスタと、 前記電流検出トランジスタに結合され、前記出力トラン
ジスタへの駆動電流を、前記電流検出トランジスタのコ
レクタ電流に基づし１てル１１限する手段と、 を具えるトランジスタ保護回路に関するものである。
１導電形の出力トランジスタと、コレクタ、ベースおよ
びエミッタを有し、そのエミッタが前記出力トランジス
タのベースに結合された第１導電形の駆動トランジスタ
と、コレクタ、ベースおよびエミッタを有し、そのベー
スおよびエミッタが、前記出力トランジスタのベースお
よびエミッタにそれぞれ結合され、そのコレクタ電流が
前記出力トランジスタのコレクタ電流の所定の割合であ
る第１導電形の電流検出トランジスタと、 前記電流検出トランジスタに結合され、前記出力トラン
ジスタへの駆動電流を、前記電流検出トランジスタのコ
レクタ電流に基づし１てル１１限する手段と、 を具えるトランジスタ保護回路に関するものである。
このようなトランジスタ保護回路は、＠＋１え（了オー
ディオおよびビデオ回路やモータ制御口Ｖ各等Ｃご用い
ることができる。
ディオおよびビデオ回路やモータ制御口Ｖ各等Ｃご用い
ることができる。
このようなトランジスタ保護回路は、特に米国特許第４
．３３０．７５７号明細書によって知られてし）る。
．３３０．７５７号明細書によって知られてし）る。
この米国特許明細書に記載されてし）るトランジスタ保
護回路では、出力トランジスタを流れる電流は、ベース
−エミッタ接合が出力トランジスタのベース−エミッタ
接合と並列に設けられてしする電流検出トランジスタに
よって測定される。この電流検出トランジスタのコレク
タ電流は、出力トランジスタのコレクタ電流の何分の−
かである。電流検出トランジスタのコレクタ電流は、電
流ミラーによって、クランプトランジスタのベースーエ
ミック接合に並列に設けられた抵抗素子１こ反角寸され
る。このクランプトランジスタのコレクタ（よ、駆動ト
ランジスタのベースに接続されている。電流検出トラン
ジスタのコレクタ電流が過大である場合には、クランプ
トランジスタが導通状態にされるので、駆動トランジス
タのベース電流の一部であるところの電流がクランプト
ランジスタを経て流れる。
護回路では、出力トランジスタを流れる電流は、ベース
−エミッタ接合が出力トランジスタのベース−エミッタ
接合と並列に設けられてしする電流検出トランジスタに
よって測定される。この電流検出トランジスタのコレク
タ電流は、出力トランジスタのコレクタ電流の何分の−
かである。電流検出トランジスタのコレクタ電流は、電
流ミラーによって、クランプトランジスタのベースーエ
ミック接合に並列に設けられた抵抗素子１こ反角寸され
る。このクランプトランジスタのコレクタ（よ、駆動ト
ランジスタのベースに接続されている。電流検出トラン
ジスタのコレクタ電流が過大である場合には、クランプ
トランジスタが導通状態にされるので、駆動トランジス
タのベース電流の一部であるところの電流がクランプト
ランジスタを経て流れる。
この既知の回路の欠点は、集積化された形態では、保護
ループにおいて高度の不安定性を示すことである。これ
らの不安定性は、保護ループ内に設けられた電流ミラー
における位相ずれによって引起こされるものである。こ
の電流ミラーは、比較的低いカットオフ周波数を有する
ＰＮＰ ）ランジスタを具えている。
ループにおいて高度の不安定性を示すことである。これ
らの不安定性は、保護ループ内に設けられた電流ミラー
における位相ずれによって引起こされるものである。こ
の電流ミラーは、比較的低いカットオフ周波数を有する
ＰＮＰ ）ランジスタを具えている。
したがって、本発明の目的は、安定した保護ループを有
し、かつ集積化形態で製造するのに適したトランジスタ
保護回路を提供することにある。
し、かつ集積化形態で製造するのに適したトランジスタ
保護回路を提供することにある。
この目的を達成するため、本発明トランジスタ保護回路
は、冒頭に説明した種類のトランジスタ保護回路におい
て、前記手段は、 出力端子が前記電流検出トランジスタのコレクタに結合
された、基準電流を供給する電流発生器と、 この電流発生器の出力端子に結合され、前記電流検出ト
ランジスタのコレクタ電流が前記電流発生器によって供
給される前記基準電流にほぼ等しくなるときに、順バイ
アスとなるように駆動される半導体接合と、 を具えることを特徴とするものである。本発明は、電流
検出ｌ・ランジスタのコレクタ電流が電流発生器からの
基〜；雷電流りも大きくなるとき、電流発生器の出力端
子の電圧が高い値から低い値へ変化し、これにより半導
体接合をターンオンして、出力トランジスタへの駆動電
流を制限するという原理を利用するものである。保護ル
ープは、１導電形のトランジスタのみを具えているので
不安定性を示すことはない。さらに、その回路配置は、
集積化するのに非常に適している。
は、冒頭に説明した種類のトランジスタ保護回路におい
て、前記手段は、 出力端子が前記電流検出トランジスタのコレクタに結合
された、基準電流を供給する電流発生器と、 この電流発生器の出力端子に結合され、前記電流検出ト
ランジスタのコレクタ電流が前記電流発生器によって供
給される前記基準電流にほぼ等しくなるときに、順バイ
アスとなるように駆動される半導体接合と、 を具えることを特徴とするものである。本発明は、電流
検出ｌ・ランジスタのコレクタ電流が電流発生器からの
基〜；雷電流りも大きくなるとき、電流発生器の出力端
子の電圧が高い値から低い値へ変化し、これにより半導
体接合をターンオンして、出力トランジスタへの駆動電
流を制限するという原理を利用するものである。保護ル
ープは、１導電形のトランジスタのみを具えているので
不安定性を示すことはない。さらに、その回路配置は、
集積化するのに非常に適している。
半導体接合は、コレクタ、ベースおよびエミッタを具え
る第１導電形のエミッターフォロアトランジスタを経て
電流発生器の出力端子に結合し、このエミッターフォロ
アトランジスタは、電流発生器の出力端子に結合された
ベースと、半導体接合に結合されたエミッタとを有する
ことができる。
る第１導電形のエミッターフォロアトランジスタを経て
電流発生器の出力端子に結合し、このエミッターフォロ
アトランジスタは、電流発生器の出力端子に結合された
ベースと、半導体接合に結合されたエミッタとを有する
ことができる。
この場合には、半導体接合は、駆動トランジスタのコレ
クク〜ベース接合を具えることができ、この駆動トラン
ジスタのコレクタは、エミッターフォロアトランジスタ
のエミッタに結合されている。
クク〜ベース接合を具えることができ、この駆動トラン
ジスタのコレクタは、エミッターフォロアトランジスタ
のエミッタに結合されている。
保護回路が作動すると、駆動トランジスタは基底（ｔ＋
ｏｔｔｏｍｅ、ｄ）状態となり、出力トランジスタのベ
ース電流を制限する。あるいは、半導体接合は、ダイオ
ードまたはダイオードとして配置されたトランジスタを
具えることができ、このダイオードは、エミッタ−フォ
ロアトランジスタのエミッタに結合されたカソード駆動
トランジスタのベースに結合されたアノードとを有して
いる。この場合には、保護回路が作動すると、保護回路
が作動しなければ駆動トランジスタのベース電流であろ
う電流の一部がタイオードを経て流れるので、出力トラ
ンジスタを流れる電流は制限される。−変形例として、
カソードを電流発生器の出力端子に直接接続することも
できる。
ｏｔｔｏｍｅ、ｄ）状態となり、出力トランジスタのベ
ース電流を制限する。あるいは、半導体接合は、ダイオ
ードまたはダイオードとして配置されたトランジスタを
具えることができ、このダイオードは、エミッタ−フォ
ロアトランジスタのエミッタに結合されたカソード駆動
トランジスタのベースに結合されたアノードとを有して
いる。この場合には、保護回路が作動すると、保護回路
が作動しなければ駆動トランジスタのベース電流であろ
う電流の一部がタイオードを経て流れるので、出力トラ
ンジスタを流れる電流は制限される。−変形例として、
カソードを電流発生器の出力端子に直接接続することも
できる。
基べに電流を供給する電流発生器は、定電流源または基
準電圧源に直列の基準抵抗を具えることができる。出力
トランジスタが基底状態になるときに、出力トランジス
タのベース電流を制限するためには、エミッターフォロ
アトランジスタのコレクタ線に制限抵抗を設けることが
できる。
準電圧源に直列の基準抵抗を具えることができる。出力
トランジスタが基底状態になるときに、出力トランジス
タのベース電流を制限するためには、エミッターフォロ
アトランジスタのコレクタ線に制限抵抗を設けることが
できる。
本発明を図面を参照しつつ実施例に基づいてさらに詳細
に説明する。
に説明する。
第１図は、本発明の第１実施例を示す。このトランジス
タ保護回路において、トランジスタＴ１は保護ずべき出
力トランジスタであり、この出力トランジスタＴ１は、
破線で示した負荷３ヘコレクク端子２を経て電流ｔｏを
供給することができる。出力トランジスタＴ１のエミッ
タは、負の電源端子４本例ではアースに接続されている
。出力トランジスタＴ１は、駆動トランジスタＴ２によ
って駆動され、駆動トランジスタＴ２のエミッタは、出
力トランジスタＴ１のベースに接続されている。入力電
流Ｉ・は、駆動トランジスタＴ２のベースに供給される
。
タ保護回路において、トランジスタＴ１は保護ずべき出
力トランジスタであり、この出力トランジスタＴ１は、
破線で示した負荷３ヘコレクク端子２を経て電流ｔｏを
供給することができる。出力トランジスタＴ１のエミッ
タは、負の電源端子４本例ではアースに接続されている
。出力トランジスタＴ１は、駆動トランジスタＴ２によ
って駆動され、駆動トランジスタＴ２のエミッタは、出
力トランジスタＴ１のベースに接続されている。入力電
流Ｉ・は、駆動トランジスタＴ２のベースに供給される
。
出力トランジスタＴ１が過大電流によって損傷を受ける
ことを防止するためには、出力電流ＩＯは、最大値に制
限されなければならない。このトランジスタ保護回路は
、電流検出トランジスタＴ３を具えており、そのベース
−エミッタ接合は出力トランジスタＴ１のベース−エミ
ッタ接合に並列に設けられている。電流検出トランジス
タＴ３のベース−エミッタ面積へ３は、出力トランジス
タＴ、のベースーエミック面積島よりも小さいので、電
流検出トランジスタＴ３のコレクタ電流は、出力トラン
ジスタＴ１のコレクタ電流の八３／Ａ１ 倍に等しい。
ことを防止するためには、出力電流ＩＯは、最大値に制
限されなければならない。このトランジスタ保護回路は
、電流検出トランジスタＴ３を具えており、そのベース
−エミッタ接合は出力トランジスタＴ１のベース−エミ
ッタ接合に並列に設けられている。電流検出トランジス
タＴ３のベース−エミッタ面積へ３は、出力トランジス
タＴ、のベースーエミック面積島よりも小さいので、電
流検出トランジスタＴ３のコレクタ電流は、出力トラン
ジスタＴ１のコレクタ電流の八３／Ａ１ 倍に等しい。
電流検出トランジスタＴ３のコレクタは、基準電流１
ｒｅｆ を供給する電流発生器５によって正の電源端子
６に結合されている。さらに、電流検出トランジスタＴ
３のコレクタは、エミッター フォロアトランジスタＴ
４のベース７に接続されており、トランジスタＴ４のエ
ミッタは、駆動トランジスタＴ２のコレクタに接続され
、トランジスタＴ４のコレクタは正の電源端子６に接続
されている。保護回路が作動されない場合には、入力電
流Ｉ、と、トランジスタＴ２およびＴ１の電流増幅度と
に依存する出力電流Ｉ。が出力トランジスタＴ１を流れ
る。この場合、電流検出トランジスタＴ３のコレクタ電
流は、出力電流Ｉ。
ｒｅｆ を供給する電流発生器５によって正の電源端子
６に結合されている。さらに、電流検出トランジスタＴ
３のコレクタは、エミッター フォロアトランジスタＴ
４のベース７に接続されており、トランジスタＴ４のエ
ミッタは、駆動トランジスタＴ２のコレクタに接続され
、トランジスタＴ４のコレクタは正の電源端子６に接続
されている。保護回路が作動されない場合には、入力電
流Ｉ、と、トランジスタＴ２およびＴ１の電流増幅度と
に依存する出力電流Ｉ。が出力トランジスタＴ１を流れ
る。この場合、電流検出トランジスタＴ３のコレクタ電
流は、出力電流Ｉ。
の何分の−かに等しい。電流検出トランジスタＴ３のコ
レクタ電流が電流発生器５からの基準電流Ｉ ｒｅｆ
より小さければ、電流検出トランジスタＴ３は、電流発
生器５に負荷を与える。その結果、トランジスタＴ４の
ベース７の電圧は比較的高くなる。
レクタ電流が電流発生器５からの基準電流Ｉ ｒｅｆ
より小さければ、電流検出トランジスタＴ３は、電流発
生器５に負荷を与える。その結果、トランジスタＴ４の
ベース７の電圧は比較的高くなる。
トランジスタＴ４のエミッタの電圧は、ベース−エミッ
タ電圧に相当する差でベース７の電圧に従う。
タ電圧に相当する差でベース７の電圧に従う。
その結果、出力トランジスタＴ１のコレクタの電圧は、
出力トランジスタＴ１が通常導通するような電圧にある
。トランジスタ保護回路は、電流検出トランジスタＴ３
のコレクタ電流が基準電流１ ｒａｆ を超えると作動
される。この場合、電流発生器５は、電流検出トランジ
スタＴ３に負荷を与える。この時、゛トランジスタＴ４
のベース７の電圧は、比較的低い値に変化する。このた
め、トランジスタＴ４のエミッタの電圧したがって駆動
トランジスタＴ２のコレクタの電圧が非常に低くなり、
通常はカットオフされている駆動トランジスタＴ２のベ
ース−コレクタ接合が順バイアスされる。したがって、
駆動トランジスタＴ２は基底袂態となり、実際上、電流
増幅器として機能しなくなる。駆動トランジスタＴ２の
エミッタ電圧は、入力電流１１ と同程度の大きさであ
る。トランジスタ保護回路の動作時には、電流検出トラ
ンジスタＴ３のコレクタ電流は、基準電流１ ｒｅｒ
に等しく、出力トランジスタＴ１のコレクタ電流は、電
流検出トランジスタＴ３のコレクタ電流のＡＩ／八３へ
に等しいので、最大出力電流は］、ｍａｘ −へｌ／へ
３ ・ Ｉ ｒｅｆ となる。
出力トランジスタＴ１が通常導通するような電圧にある
。トランジスタ保護回路は、電流検出トランジスタＴ３
のコレクタ電流が基準電流１ ｒａｆ を超えると作動
される。この場合、電流発生器５は、電流検出トランジ
スタＴ３に負荷を与える。この時、゛トランジスタＴ４
のベース７の電圧は、比較的低い値に変化する。このた
め、トランジスタＴ４のエミッタの電圧したがって駆動
トランジスタＴ２のコレクタの電圧が非常に低くなり、
通常はカットオフされている駆動トランジスタＴ２のベ
ース−コレクタ接合が順バイアスされる。したがって、
駆動トランジスタＴ２は基底袂態となり、実際上、電流
増幅器として機能しなくなる。駆動トランジスタＴ２の
エミッタ電圧は、入力電流１１ と同程度の大きさであ
る。トランジスタ保護回路の動作時には、電流検出トラ
ンジスタＴ３のコレクタ電流は、基準電流１ ｒｅｒ
に等しく、出力トランジスタＴ１のコレクタ電流は、電
流検出トランジスタＴ３のコレクタ電流のＡＩ／八３へ
に等しいので、最大出力電流は］、ｍａｘ −へｌ／へ
３ ・ Ｉ ｒｅｆ となる。
前述したと、ころでは、トランジスタＴ４が基準電流１
ｒｅｆ から取り出すベース電流は、無視していた。
ｒｅｆ から取り出すベース電流は、無視していた。
しかし、このベース電流は、一般に、最大出力電流への
影響が最小となる程に十分小さい。トランジスタＴ１お
よびＴ４は、実際には約１００ の電流増幅度βを有し
ている。最大出力電流、例えば、Ｉｏｍａｘ ＝５００
ｍ八に対して、トランジスタＴ２およびＴ、の最大コレ
クターエミッタ電流は、約５ｍＡであるので、トランジ
スタＴ４のベース電流は、約ｉ１ｍへであり、これはト
ランジスタＴ、のベース電流と比較して大きい。
影響が最小となる程に十分小さい。トランジスタＴ１お
よびＴ４は、実際には約１００ の電流増幅度βを有し
ている。最大出力電流、例えば、Ｉｏｍａｘ ＝５００
ｍ八に対して、トランジスタＴ２およびＴ、の最大コレ
クターエミッタ電流は、約５ｍＡであるので、トランジ
スタＴ４のベース電流は、約ｉ１ｍへであり、これはト
ランジスタＴ、のベース電流と比較して大きい。
トランジスタＴ１とＴ３のコレクタ電流の比をそれらの
エミッタ面積の比によって調整する代わりに、トランジ
スタＴ＋およびＴ３の一方のエミッタ線に抵抗を設ける
ことによって、または両方のエミッタ線に抵抗をもうけ
ることによってトランジスタＴ１とＴ３との間のコレク
タ電流の比を調整することができる。エミッタ線に抵抗
を配置すると、各抵抗図は、第１図に示したトランジス
タ保護回路の第１変形例を示しており、第１図と同様の
要素には同じ参照番号を付している。基準電流１ｒｅｆ
を供給する電流発生器は、電流源を具えている。この
電流源は、ダイオードとして設けられたＰＮＰ ）ラン
ジスタＴ５に直列に、かつ負の電源端子４と正の電源端
子６との間に連結された基準抵抗８を具えている。この
乱暴抵抗８の抵抗値が大きければ、この分枝を流れる電
流は、この抵抗８によってほとんど完全に決定される。
エミッタ面積の比によって調整する代わりに、トランジ
スタＴ＋およびＴ３の一方のエミッタ線に抵抗を設ける
ことによって、または両方のエミッタ線に抵抗をもうけ
ることによってトランジスタＴ１とＴ３との間のコレク
タ電流の比を調整することができる。エミッタ線に抵抗
を配置すると、各抵抗図は、第１図に示したトランジス
タ保護回路の第１変形例を示しており、第１図と同様の
要素には同じ参照番号を付している。基準電流１ｒｅｆ
を供給する電流発生器は、電流源を具えている。この
電流源は、ダイオードとして設けられたＰＮＰ ）ラン
ジスタＴ５に直列に、かつ負の電源端子４と正の電源端
子６との間に連結された基準抵抗８を具えている。この
乱暴抵抗８の抵抗値が大きければ、この分枝を流れる電
流は、この抵抗８によってほとんど完全に決定される。
この電流は、ベース−エミツタ路がトランジスタＴ５の
ベースーエミツタ路に並列に接続されているトランジス
タＴ６によってトランジスタＴ３のコレクタに反射され
る。本実施例では、ＰＮＰ ）ランジスタＴ５およびＴ
６を使用しているが、これらのトランジスタは、トラン
ジスタＴ３． Ｔ、およびＴ２を具えるフィードバック
ループの部分を形成していないのでトランジスタ保護回
路の安定性には影響を与えない。
ベースーエミツタ路に並列に接続されているトランジス
タＴ６によってトランジスタＴ３のコレクタに反射され
る。本実施例では、ＰＮＰ ）ランジスタＴ５およびＴ
６を使用しているが、これらのトランジスタは、トラン
ジスタＴ３． Ｔ、およびＴ２を具えるフィードバック
ループの部分を形成していないのでトランジスタ保護回
路の安定性には影響を与えない。
このトランジスタ保護回路は、第１図のトランジスタ保
護回路と同様に動作する。電流検出トランジスタＴ３の
コレクタ電流がＴ６のコレクタ電流Ｉ ｒｅｆ よりも
小さければ、高いコレクタインピーダンスを有するトラ
ンジスタＴ３は、電流源トランジスタＴ６に対する負荷
を構成し、点７の電圧は比較的高くなる。しかし、電流
検出トランジスタＴ３のコレクタ電流がトランジスタＴ
６のコレクタ電流Ｉ ｒｅｆ よりも大きければ、高い
コレクタインピーダンスを有するトランジスタＴ６は、
電流検出トランジスタＴ３に対して負荷を与え、したが
って電流源）・ランジスクとして機能する。このとき、
点７の電圧は比較的低くなり、駆動トランジスタＴ２は
基底状態となる。
護回路と同様に動作する。電流検出トランジスタＴ３の
コレクタ電流がＴ６のコレクタ電流Ｉ ｒｅｆ よりも
小さければ、高いコレクタインピーダンスを有するトラ
ンジスタＴ３は、電流源トランジスタＴ６に対する負荷
を構成し、点７の電圧は比較的高くなる。しかし、電流
検出トランジスタＴ３のコレクタ電流がトランジスタＴ
６のコレクタ電流Ｉ ｒｅｆ よりも大きければ、高い
コレクタインピーダンスを有するトランジスタＴ６は、
電流検出トランジスタＴ３に対して負荷を与え、したが
って電流源）・ランジスクとして機能する。このとき、
点７の電圧は比較的低くなり、駆動トランジスタＴ２は
基底状態となる。
第１図に示したトランジスタ保護回路の第２変形例を、
第３図に基づいて説明する。第１図と同様の要素には同
じ参照番号を付して示す。この変形例における電流発生
器は、基準抵抗９を具えており、この抵抗９の一方の端
子は電流検出トランジスタＴ３のコレクタに接続されて
おり、他方の端子は基べ（電圧Ｖｒｅｆ に接続されて
いる。この基準電圧が低過ぎることなく、かつ基準抵抗
９の抵抗値が十分高げれば、基準電流１ ｒａｆ は、
基準電圧と抵抗９の抵抗値との商にほぼ等しくなる。こ
のトランジスタ保護回路は、第１図及び第２図に示した
トランジスタ保護回路と同様に動作する。保護回路が作
動するとき、基準抵抗は、電流検出トランジスタＴ１に
対し負荷を形成するので、点７の電圧が変化し、駆動ト
ランジスタＴりが基底状態となる。基準電圧を適切に選
択することによって、トランジスタ保護回路の動作、し
たがって最大出力電流Ｉ。を、温度に対してほぼ独立さ
せることができる。特に、基準抵抗の正の温度係数にほ
ぼ等しい正の温度係数を有する電圧を基準抵抗の両端間
に発生させて、基準電流が温度に対してほぼ独立となる
ように構成することができる。
第３図に基づいて説明する。第１図と同様の要素には同
じ参照番号を付して示す。この変形例における電流発生
器は、基準抵抗９を具えており、この抵抗９の一方の端
子は電流検出トランジスタＴ３のコレクタに接続されて
おり、他方の端子は基べ（電圧Ｖｒｅｆ に接続されて
いる。この基準電圧が低過ぎることなく、かつ基準抵抗
９の抵抗値が十分高げれば、基準電流１ ｒａｆ は、
基準電圧と抵抗９の抵抗値との商にほぼ等しくなる。こ
のトランジスタ保護回路は、第１図及び第２図に示した
トランジスタ保護回路と同様に動作する。保護回路が作
動するとき、基準抵抗は、電流検出トランジスタＴ１に
対し負荷を形成するので、点７の電圧が変化し、駆動ト
ランジスタＴりが基底状態となる。基準電圧を適切に選
択することによって、トランジスタ保護回路の動作、し
たがって最大出力電流Ｉ。を、温度に対してほぼ独立さ
せることができる。特に、基準抵抗の正の温度係数にほ
ぼ等しい正の温度係数を有する電圧を基準抵抗の両端間
に発生させて、基準電流が温度に対してほぼ独立となる
ように構成することができる。
第１図に示したトランジスタ保護回路の第３変形例を、
第４図に示す。第１図と同様の要素には同じ参照季号を
付して示す。この変形例における電流発生器は、基準電
圧Ｖｒｅｆが印加される基準抵抗９を具えている。この
トランジスタ保護回路が集積化される場合には、ＮＰＮ
トランジスタＴ区は寄生ＰＮＩＩ ）ランジスクＴ１′
を生じさせる。寄生トランジスタＴ１′ のコレクタ
は集積回路の基板に接続され、ベースは出力トランジス
タＴ１のコレクタに接続され、エミッタは出力トランジ
スタＴ１のベースに接続されている。この寄生トランジ
スタＴ１′は、図において破線で示している。出力トラ
ンジスタＴ１が基底状態になると、そのコレクタ電圧が
ベース電圧よりも低くなるので、寄生トランジスタＴ１
′ のベース−エミッタ接合は、導通状態にされる。こ
の場合、駆動トランジスタＴ２によって供給される出力
トランジスタＴ１の駆動電流はかなり大きくなり、この
ことは不必要な量の電力を要求することとなる。この駆
動電流を制限するため、制限抵抗１０がトランジスタＴ
４のコレクタ線に設けられている。制限抵抗１０は、ベ
ースが基準電圧Ｖｒｅｆ にあるトランジスタＴ７を経
て正の電源端子６に結合されている。あるいは、制限抵
抗を正の電源端子６に直接に接続することもできる。
第４図に示す。第１図と同様の要素には同じ参照季号を
付して示す。この変形例における電流発生器は、基準電
圧Ｖｒｅｆが印加される基準抵抗９を具えている。この
トランジスタ保護回路が集積化される場合には、ＮＰＮ
トランジスタＴ区は寄生ＰＮＩＩ ）ランジスクＴ１′
を生じさせる。寄生トランジスタＴ１′ のコレクタ
は集積回路の基板に接続され、ベースは出力トランジス
タＴ１のコレクタに接続され、エミッタは出力トランジ
スタＴ１のベースに接続されている。この寄生トランジ
スタＴ１′は、図において破線で示している。出力トラ
ンジスタＴ１が基底状態になると、そのコレクタ電圧が
ベース電圧よりも低くなるので、寄生トランジスタＴ１
′ のベース−エミッタ接合は、導通状態にされる。こ
の場合、駆動トランジスタＴ２によって供給される出力
トランジスタＴ１の駆動電流はかなり大きくなり、この
ことは不必要な量の電力を要求することとなる。この駆
動電流を制限するため、制限抵抗１０がトランジスタＴ
４のコレクタ線に設けられている。制限抵抗１０は、ベ
ースが基準電圧Ｖｒｅｆ にあるトランジスタＴ７を経
て正の電源端子６に結合されている。あるいは、制限抵
抗を正の電源端子６に直接に接続することもできる。
本発明に基づく他のトランジスタ、保護回路を、第５図
に基づいて説明する。第１図と同一の要素には同一の参
照番号を付して示す。この実施例では、トランジスタＴ
、のエミッタは、駆動トランジスタＴ２のコレクタに接
続されていないが、トランジスタＴ４は、エミッター
フォロアとして依然配置されており、電流源１２は、ト
ランジスタＴ４のエミッタ線に配置されている。ダイオ
ード１３のカソードは、トランジスタＴ４のエミッタに
接続され、ア／Ｍ！；ｉ、１（ｊ）１肋トランジスタＴ
２のベースに接続され−ｒ Ｌｚ ？Ｊ−クイオー ト
の代わりに、短絡されたベース −フレクク接合を有す
るトランジスタを用いる二５ともＦｉＪ能である。電流
検出トランジスタＴ３のコレクク電流が、電流発生器５
からの基準電流１４５１．よりも小さければ、トランジ
スタＴ４のベース７、したがってエミッタの電圧が比較
的高くなる、すなわち駆動トランジスタＴ２のベースの
電圧よりも高くなる。このときダイオード１３は、カッ
ト２フされる。電流検出トランジスタＴ３のコレクク電
流が基ｌリー電流旨ｅ、を超えると、トランジスク保鵠
・回路が作動するので、トランジスタＴ４のベース７の
電圧は、十分に減少する。２そして、トランジスタ１゛
。のエミッタめ電圧が、駆動トランジスタ゛１゛、のベ
ースの電圧より低くなるので、ダイオード１３はターン
オンされる。その結果、ダイオード１３がターンオンし
なければ駆動トランジスタＴ２のベースに供給されるで
あろう電流１１ の一部がダイオード１：つを経て流れ
る。このようにして出力トランジスタＴ１の出力電流は
、最高イメＩ。ｍａｘ ＝Ｉ ｒＧｆ ・Δ１／Ａ３
に制限される。
に基づいて説明する。第１図と同一の要素には同一の参
照番号を付して示す。この実施例では、トランジスタＴ
、のエミッタは、駆動トランジスタＴ２のコレクタに接
続されていないが、トランジスタＴ４は、エミッター
フォロアとして依然配置されており、電流源１２は、ト
ランジスタＴ４のエミッタ線に配置されている。ダイオ
ード１３のカソードは、トランジスタＴ４のエミッタに
接続され、ア／Ｍ！；ｉ、１（ｊ）１肋トランジスタＴ
２のベースに接続され−ｒ Ｌｚ ？Ｊ−クイオー ト
の代わりに、短絡されたベース −フレクク接合を有す
るトランジスタを用いる二５ともＦｉＪ能である。電流
検出トランジスタＴ３のコレクク電流が、電流発生器５
からの基準電流１４５１．よりも小さければ、トランジ
スタＴ４のベース７、したがってエミッタの電圧が比較
的高くなる、すなわち駆動トランジスタＴ２のベースの
電圧よりも高くなる。このときダイオード１３は、カッ
ト２フされる。電流検出トランジスタＴ３のコレクク電
流が基ｌリー電流旨ｅ、を超えると、トランジスク保鵠
・回路が作動するので、トランジスタＴ４のベース７の
電圧は、十分に減少する。２そして、トランジスタ１゛
。のエミッタめ電圧が、駆動トランジスタ゛１゛、のベ
ースの電圧より低くなるので、ダイオード１３はターン
オンされる。その結果、ダイオード１３がターンオンし
なければ駆動トランジスタＴ２のベースに供給されるで
あろう電流１１ の一部がダイオード１：つを経て流れ
る。このようにして出力トランジスタＴ１の出力電流は
、最高イメＩ。ｍａｘ ＝Ｉ ｒＧｆ ・Δ１／Ａ３
に制限される。
本発明による他のトランジスタ保護回路を、第６図に幇
ついて、ｉ３（明する。第５図と同一の要素には同一の
参照番号を付して示す。クイオード１３のカソードは、
エミッター フォロアトランジスタを経る代わりに電流
発生器５の出力端子７に直接接続されている、このトラ
ンジスタ保護回路は第５図において示したトランジスタ
保護回路と同様に動作する。ｌ・ランシスク保護回路が
作動すると、保護回路が作動しなければ駆動トランジス
タＴ２のベース電流であろう電流Ｉ、の一部が、クイオ
ード１３を経て電流検出トランジスタＴ３のコレクタに
流れる。この電流は、基準電流Ｌｅｆ に対して小さい
ので、出力トランジスタＴ１の出力電流の最大値への彩
管をイ１■視することがてきる。
ついて、ｉ３（明する。第５図と同一の要素には同一の
参照番号を付して示す。クイオード１３のカソードは、
エミッター フォロアトランジスタを経る代わりに電流
発生器５の出力端子７に直接接続されている、このトラ
ンジスタ保護回路は第５図において示したトランジスタ
保護回路と同様に動作する。ｌ・ランシスク保護回路が
作動すると、保護回路が作動しなければ駆動トランジス
タＴ２のベース電流であろう電流Ｉ、の一部が、クイオ
ード１３を経て電流検出トランジスタＴ３のコレクタに
流れる。この電流は、基準電流Ｌｅｆ に対して小さい
ので、出力トランジスタＴ１の出力電流の最大値への彩
管をイ１■視することがてきる。
本発明は、」二連した実施例に限定されるものではなく
、本発明の範囲内で多くの変形が可能である。例えば、
簡ｑｔなエミッタ−フォロアトランジスタをり゛−リン
トントランジスタで置き換えたり、あるいはエミッター
フォロアトランジスタのベース エミソク＋Ｚ合；こ直
列にクイオードを設けることも可能である。さらに電流
発生器は、種々構成するこ六かできる。
、本発明の範囲内で多くの変形が可能である。例えば、
簡ｑｔなエミッタ−フォロアトランジスタをり゛−リン
トントランジスタで置き換えたり、あるいはエミッター
フォロアトランジスタのベース エミソク＋Ｚ合；こ直
列にクイオードを設けることも可能である。さらに電流
発生器は、種々構成するこ六かできる。
第１図は本発明の第１実施例を示す図、第２１’２＋は
第１図に示したトランジスタ保護回路の第１変形例を示
す図、 コニ３１ン１は第１図に示したトランジスタ保護回路の
第２変形例を示す図、 ｆｆｒ ４１ツ１は第１図に示したトランジスタ保護回
路の第３変形例を示す図、 Ｘ」”ｊ、５１ン１は他の実施例を示−一部、第６Ｉツ
１はさらに他の実施例を示す図である。 ２ コレクク端子 ３・・・負荷 ４ 負の電源端子 ５・電流発生器 （ｉ 正の電源１ｊ１ん子 ７ エミッターフォロアトランジスタのベース８、！ｌ
〕；ｌ： ／＜＋（４１！：抗 １０・・制限抵抗１
２ 電論源 Ｔ、・出力トランジスタＴ、・駆動トラン
ジスタ Ｔ３ ・電流検出トランジスタＴ、・・エミッ
ター フォロアトランジスタＴ５・・ＰＮＰトランジス
タ Ｔ６・・・電流源トランジスタＴ７・・・トランジ
スタ Ｔ１”・・寄生ＰＮＰ ）ランシスタ。 Ｆｌ（１，２ Ｆ Ｉ（３，４
第１図に示したトランジスタ保護回路の第１変形例を示
す図、 コニ３１ン１は第１図に示したトランジスタ保護回路の
第２変形例を示す図、 ｆｆｒ ４１ツ１は第１図に示したトランジスタ保護回
路の第３変形例を示す図、 Ｘ」”ｊ、５１ン１は他の実施例を示−一部、第６Ｉツ
１はさらに他の実施例を示す図である。 ２ コレクク端子 ３・・・負荷 ４ 負の電源端子 ５・電流発生器 （ｉ 正の電源１ｊ１ん子 ７ エミッターフォロアトランジスタのベース８、！ｌ
〕；ｌ： ／＜＋（４１！：抗 １０・・制限抵抗１
２ 電論源 Ｔ、・出力トランジスタＴ、・駆動トラン
ジスタ Ｔ３ ・電流検出トランジスタＴ、・・エミッ
ター フォロアトランジスタＴ５・・ＰＮＰトランジス
タ Ｔ６・・・電流源トランジスタＴ７・・・トランジ
スタ Ｔ１”・・寄生ＰＮＰ ）ランシスタ。 Ｆｌ（１，２ Ｆ Ｉ（３，４
Claims (1)
- 【特許請求の範囲】 １、 コレクタ、ベースおよびエミッタを有する第１導
電形の出力トランジスタと、 コレクタ、ベースおよびエミッタを有し、そのエミッタ
が前記出力トランジスタのベースに結合された第１導電
形の駆動トランジスタと、 コレクタ、ベースおよびエミッタを有し、そのベースお
よびエミッタが、前記出力トランジスタのベースおよび
エミッタにそれぞれ結合され、そのコレクタ電流が前記
出力トランジスタのコレクタ電流の所定の割合である第
１導電形の電流検出トランジスタと、前記電流検出トラ
ンジスタに結合され、前記出力トランジスタへの駆動電
流を、前記電流検出トランジスタのコレクタ電流に基づ
いて制限する手段と、 を具えるトランジスタ保護回路において、前記手段は、
出力端子が前記電流検出トランジスタのコレクタに結合
された、基準電流を供給する電流発生器と、この電流発
生器の出力端子に結合され、前記電流検出トランジスタ
のコレクタ電流が前記電流発生器によって供給される前
記基準電流にほぼ等しくなるときに、順バイアスとなる
ように駆動される半導体接合と、 を具えることを特徴とするトランジスタ保護回路。 ２、特許請求の範囲第１項に記載のトランジスタ保護回
路において、前記半導体接合が、コレクタ、ベースおよ
びエミッタを具える第１導電形のエミッターフォロアト
ランジスタを経て前記電流発生器の出力端子に結合され
、前記エミッターフォロアトランジスタが前記電流発生
器の出力端子に結合されたベースと、前記半導体接合に
接合されたエミッタとを有することを特徴とするトラン
ジスタ保護回路。 ３、 特許請求の範囲第２項に記載のトランジス夕保護
回路において、前記半導体接合が、前記駆動トランジス
タのベース−コレクタ接合を具え、前記駆動トランジス
タのコレクタが前記エミッターフォロアトランジスタの
エミッタに結合されていることを特徴とするトランジス
タ保護回路。 ４、’ｒｊｊ許請求の範囲第２項に記載のトランジスタ
保護回路において、前記半導体接合が、カソードが前記
エミッターフォロアトランジスタのエミッタに結合され
、アノードが前記駆動トランジスタのベースに結合され
たグイオートを具えることを特徴とするトランジスタ保
護回路。 ′ ５６ 特許請求の範囲第１項に記載のトランジスタ保護
回路において、前記半導体接合は、カソードが前記電流
発生器の出力端子に結合され、アノードが前記駆動トラ
ンジスタのベースに結合されたダイオードを具えること
を特徴とするトランジスタ保護回路。 ６、 特許請求の範囲第４項または第５項に記載のトラ
ンジスタ保護回路において、前記ダイオードがダイオー
ドとして配置されたトラン、ジスクによって構成される
ことを特徴とするトランジスタ保護回路。 ７、 特許請求の範囲第１項から第６項の各項のいずれ
かに記載のトランジスタ保護回路において、前記電流発
生器が定電流源を具えることを特徴とするトランジスタ
保護回路。 ８、 特許請求の範囲第１項から第′６項の各項のいず
れかに記載のトランジスタ保護回路において、前記電流
発生器が、一方の端子が前記電流検出トランジスタのコ
レクタに接続され旧つ他方の端子が基準電圧にある基準
抵抗を具えることを特徴とするトランジスタ保護回路。 ９、 特許請求の範囲第１項から第８項の各項のいずれ
かに記載のトランジスタ保護回路において、前記駆動ト
ランジスタのコレクタ電流を制限するだめの制限抵抗が
、前記駆動トランジスタのコレクタ線に設けられている
ことを特徴とするトランジスタ保護回路。 １０、特許請求の範囲第９項に記載のトランジスタ保護
回路において、ベースが基準電圧にあるトランジスタの
コレクターエミツタ路が、前記制限抵抗に直列に設けら
れていることを１ｈ徴とするトランジスタ保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8302902 | 1983-08-18 | ||
| NL8302902A NL8302902A (nl) | 1983-08-18 | 1983-08-18 | Transistorbeveiligingsschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059807A true JPS6059807A (ja) | 1985-04-06 |
| JPH0516689B2 JPH0516689B2 (ja) | 1993-03-05 |
Family
ID=19842281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170092A Granted JPS6059807A (ja) | 1983-08-18 | 1984-08-16 | トランジスタ保護回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4870533A (ja) |
| EP (1) | EP0142177B1 (ja) |
| JP (1) | JPS6059807A (ja) |
| CA (1) | CA1228129A (ja) |
| DE (1) | DE3470638D1 (ja) |
| HK (1) | HK84191A (ja) |
| NL (1) | NL8302902A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225013A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
| JPS62225011A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
| JPS62225012A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
| US5383083A (en) * | 1992-05-19 | 1995-01-17 | Pioneer Electronic Corporation | Protective apparatus for power transistor |
| US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
| US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
| US5721512A (en) * | 1996-04-23 | 1998-02-24 | Analog Devices, Inc. | Current mirror with input voltage set by saturated collector-emitter voltage |
| FR2762726B1 (fr) * | 1997-04-29 | 2000-02-25 | Sgs Thomson Microelectronics | Etage de sortie d'amplificateur a protection contre les courts-circuits |
| FI108378B (fi) * | 1999-12-22 | 2002-01-15 | Micro Analog Syst Oy | Emitteriseuraaja |
| JP3904817B2 (ja) * | 2000-08-31 | 2007-04-11 | 株式会社ルネサステクノロジ | 電力増幅器モジュール |
| US20030174011A1 (en) * | 2000-12-07 | 2003-09-18 | Alechine Evgueni Sergeyevich | Method of stabilization of operating conditions in electronic devices |
| US6844768B2 (en) * | 2003-05-19 | 2005-01-18 | Analog Devices, Inc. | Dynamic method for limiting the reverse base-emitter voltage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128908A (en) * | 1979-03-27 | 1980-10-06 | Toshiba Corp | Transistor protective circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT958867B (it) * | 1972-05-15 | 1973-10-30 | Semiconduttori Spa Sgs Soc Gen | Dispositivo di protezione per un elemento di potenza di un circuito integrato |
| GB1323640A (en) * | 1972-06-22 | 1973-07-18 | Standard Telephones Cables Ltd | Circuit incorporating current limiting arrangement |
| US3845405A (en) * | 1973-05-24 | 1974-10-29 | Rca Corp | Composite transistor device with over current protection |
| US3924158A (en) * | 1974-10-24 | 1975-12-02 | Hughes Aircraft Co | Electronic overload protection device |
| DE2507741C3 (de) * | 1975-02-22 | 1979-05-17 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Überstromgeschützte, universell verwendbare Transistoranordnung |
| US4021701A (en) * | 1975-12-08 | 1977-05-03 | Motorola, Inc. | Transistor protection circuit |
| US4078207A (en) * | 1977-01-07 | 1978-03-07 | Rca Corporation | Push-pull transistor amplifier with driver circuitry providing over-current protection |
| DE2705583C2 (de) * | 1977-02-10 | 1982-04-08 | Siemens AG, 1000 Berlin und 8000 München | Transistorschaltung mit einem vor thermischer Zerstörung zu schützenden Transistor |
| JPS6038047B2 (ja) * | 1977-12-09 | 1985-08-29 | 日本電気株式会社 | トランジスタ回路 |
| US4321648A (en) * | 1981-02-25 | 1982-03-23 | Rca Corporation | Over-current protection circuits for power transistors |
-
1983
- 1983-08-18 NL NL8302902A patent/NL8302902A/nl not_active Application Discontinuation
-
1984
- 1984-08-14 DE DE8484201168T patent/DE3470638D1/de not_active Expired
- 1984-08-14 EP EP84201168A patent/EP0142177B1/en not_active Expired
- 1984-08-16 JP JP59170092A patent/JPS6059807A/ja active Granted
- 1984-08-16 CA CA000461148A patent/CA1228129A/en not_active Expired
-
1987
- 1987-09-25 US US07/102,308 patent/US4870533A/en not_active Expired - Lifetime
-
1991
- 1991-10-24 HK HK841/91A patent/HK84191A/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128908A (en) * | 1979-03-27 | 1980-10-06 | Toshiba Corp | Transistor protective circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225013A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
| JPS62225011A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
| JPS62225012A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0142177B1 (en) | 1988-04-20 |
| US4870533A (en) | 1989-09-26 |
| EP0142177A1 (en) | 1985-05-22 |
| DE3470638D1 (en) | 1988-05-26 |
| HK84191A (en) | 1991-11-01 |
| NL8302902A (nl) | 1985-03-18 |
| JPH0516689B2 (ja) | 1993-03-05 |
| CA1228129A (en) | 1987-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3717821A (en) | Circuit for minimizing the signal currents drawn by the input stage of an amplifier | |
| JPS6059807A (ja) | トランジスタ保護回路 | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JPH04250509A (ja) | 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法 | |
| US4578633A (en) | Constant current source circuit | |
| JPS6412405B2 (ja) | ||
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US5343141A (en) | Transistor overcurrent protection circuit | |
| JP2612950B2 (ja) | トランジスタの飽和防止回路 | |
| US5289111A (en) | Bandgap constant voltage circuit | |
| JPH0546571B2 (ja) | ||
| EP1181773B1 (en) | Overvoltage protection | |
| EP0155039B1 (en) | Current-source arrangement | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH0158684B2 (ja) | ||
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3074036B2 (ja) | 定電圧回路 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JPS6158073B2 (ja) | ||
| KR830001898B1 (ko) | 전류원 트랜지스터 제어용 회로 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPH0381325B2 (ja) |