JPS606090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS606090B2 JPS606090B2 JP57070139A JP7013982A JPS606090B2 JP S606090 B2 JPS606090 B2 JP S606090B2 JP 57070139 A JP57070139 A JP 57070139A JP 7013982 A JP7013982 A JP 7013982A JP S606090 B2 JPS606090 B2 JP S606090B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- semiconductor
- island
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置用基体への半導体素子の取付け方法
に関するものである。
に関するものである。
従来の半導体装置用基体への半導体素子の取付け構造を
樹脂封止型半導体装置用リードフレームを用いる場合に
ついて説明する。
樹脂封止型半導体装置用リードフレームを用いる場合に
ついて説明する。
まずコバールのような金属材料で構成されているリード
フレームの半導体素子を戦層する部分（以下アイランド
と称する）にＡｕメッキを施しておく。このリードフレ
ームをＡｕ−Ｓｊ合金片が溶融可能な温度（約３８００
０以上）まで上げ、Ａｕ−Ｓｉ合金片をのせたアィラン
日こ半導体素子を持って来て前後左右にこする（以下ス
クラブすると称する）と、半導体素子材料であるＳｉと
Ａｕ−Ｓｉ合金片とＡｕメッキ部分とで合金化反応が起
る。その結果半導体素子はアィランド‘こ強固に接着す
ることができる。Ａｕ−Ｓｉ合金片を用いず直接コバー
ル上に施したＡｕメッキ上で半導体素子をスクラブして
もＡｕ−Ｓｉ合金化反応は起り、上記同様の結果となる
。以上のＡｕ−Ｓｉ合金化反応を用いた接着方法は基体
がセラミック材料や金属材料で構成されている気密封止
型半導体装置の製造においても有効であり「広く一般に
行なわれている。
フレームの半導体素子を戦層する部分（以下アイランド
と称する）にＡｕメッキを施しておく。このリードフレ
ームをＡｕ−Ｓｊ合金片が溶融可能な温度（約３８００
０以上）まで上げ、Ａｕ−Ｓｉ合金片をのせたアィラン
日こ半導体素子を持って来て前後左右にこする（以下ス
クラブすると称する）と、半導体素子材料であるＳｉと
Ａｕ−Ｓｉ合金片とＡｕメッキ部分とで合金化反応が起
る。その結果半導体素子はアィランド‘こ強固に接着す
ることができる。Ａｕ−Ｓｉ合金片を用いず直接コバー
ル上に施したＡｕメッキ上で半導体素子をスクラブして
もＡｕ−Ｓｉ合金化反応は起り、上記同様の結果となる
。以上のＡｕ−Ｓｉ合金化反応を用いた接着方法は基体
がセラミック材料や金属材料で構成されている気密封止
型半導体装置の製造においても有効であり「広く一般に
行なわれている。
しかしながらこのリードフレームにスクラブする場合は
リードフレーム自体をその作業場所に用意しなければな
らず面倒な場合が多く「 この分製造が容易とならない
こととなる。
リードフレーム自体をその作業場所に用意しなければな
らず面倒な場合が多く「 この分製造が容易とならない
こととなる。
このことは基体がセラミック材料や金属材料で構成され
る気密封止型半導体装置でも同様のことがいえる。又、
従来技術では熱放散はリードフレームの材質、厚さある
いは容器全体を形成するセラミックの材質等で定められ
るから、熱放散を重要視した設計ができにくい欠点があ
る。
る気密封止型半導体装置でも同様のことがいえる。又、
従来技術では熱放散はリードフレームの材質、厚さある
いは容器全体を形成するセラミックの材質等で定められ
るから、熱放散を重要視した設計ができにくい欠点があ
る。
したがって本願の目的は、製造が容易でかつ熱放散の良
好となる半導体装置の製造方法を提供することである。
好となる半導体装置の製造方法を提供することである。
本発明の特徴は、支持体の上面に半導体素子を接着材に
て固着させる工程と、しかる後に半導体装置用基体に設
けられた貫通孔内に該半導体素子を挿入し該基体の底面
と該支持体の上面の該半導体素子が設けられていない部
分とを接着材にて固着させる工程とを有し、該貫通孔の
側壁と該半導体素子の側壁とが０．５側以下になるよう
設定されていることによって該基体の所定個所に該半導
体素子を位置せしめた半導体装置の製造方法にある。従
来技術において基体に凹部を設けこの凹部の底面に半導
体素子を接着する構造がある。
て固着させる工程と、しかる後に半導体装置用基体に設
けられた貫通孔内に該半導体素子を挿入し該基体の底面
と該支持体の上面の該半導体素子が設けられていない部
分とを接着材にて固着させる工程とを有し、該貫通孔の
側壁と該半導体素子の側壁とが０．５側以下になるよう
設定されていることによって該基体の所定個所に該半導
体素子を位置せしめた半導体装置の製造方法にある。従
来技術において基体に凹部を設けこの凹部の底面に半導
体素子を接着する構造がある。
しかしこの様な構造でスクラブする時に半導体素子をピ
ンセットその他の治具でつまむため、良好な接着性を得
るためには、半導体素子とアイランドとには少くとも前
後ないし左右に１．仇肋，等分して０．５肋以上の隙間
を必要とする。半導体素子の中には上記の隙間もとれな
い程大きなものもあり、十分なスクラブ作業ができない
。その結果合金化反応が十分に進まなければ半導体素子
は僅かの外力によってアイランドから剥離してしまう。
また合金化反応が不均一に進めば不均一な熱応力の発生
を促し、半導体素子に亀裂を生じさせてしまうという不
良を多発させるに至っている。又、上記従来技術で十分
のスクラブを行うためには大きな凹部が必要となり、こ
のために容器全体が大のものとなってしまう。これに対
して本発明の構造では半導体素子は支持体に自由にスク
ラブして信頼性よく固着させることができる。
ンセットその他の治具でつまむため、良好な接着性を得
るためには、半導体素子とアイランドとには少くとも前
後ないし左右に１．仇肋，等分して０．５肋以上の隙間
を必要とする。半導体素子の中には上記の隙間もとれな
い程大きなものもあり、十分なスクラブ作業ができない
。その結果合金化反応が十分に進まなければ半導体素子
は僅かの外力によってアイランドから剥離してしまう。
また合金化反応が不均一に進めば不均一な熱応力の発生
を促し、半導体素子に亀裂を生じさせてしまうという不
良を多発させるに至っている。又、上記従来技術で十分
のスクラブを行うためには大きな凹部が必要となり、こ
のために容器全体が大のものとなってしまう。これに対
して本発明の構造では半導体素子は支持体に自由にスク
ラブして信頼性よく固着させることができる。
又、本発明において「貫通孔と半導体素子との隙間を０
．５脚以内とすることが好ましい。これにより接着工程
におけるアイランド内でのすなわち半導体装置用基体で
の半導体素子取付け位置を実用上の一定に保つことがで
きるからであり、このため現在広く行なわれているワイ
ヤボンディング工程での位置合せ時間を短縮することが
できるからである。この時間短縮の効果は自動機械を用
いた場合に著しい。一つのアイランド上に２つ以上の半
導体素子を設けた半導体装置の組立においても、半導体
素子相互間の位置を一定に保つことができるため、組立
の確実なことと合わせて組立の自動化を容易にすること
ができる。以下に本発明の実施例について図面を参照し
ながら詳細に説明する。
．５脚以内とすることが好ましい。これにより接着工程
におけるアイランド内でのすなわち半導体装置用基体で
の半導体素子取付け位置を実用上の一定に保つことがで
きるからであり、このため現在広く行なわれているワイ
ヤボンディング工程での位置合せ時間を短縮することが
できるからである。この時間短縮の効果は自動機械を用
いた場合に著しい。一つのアイランド上に２つ以上の半
導体素子を設けた半導体装置の組立においても、半導体
素子相互間の位置を一定に保つことができるため、組立
の確実なことと合わせて組立の自動化を容易にすること
ができる。以下に本発明の実施例について図面を参照し
ながら詳細に説明する。
第１図は樹脂封止型半導体装置に適用した本発明の第１
の実施例を示す。すなわち第１図には半導体素子２の能
動城を含まぬ面にアイランドの一部分となるべき支持体
５を設けた本発明の第１の実施例を示す。コバールのよ
うな金属材料ないしアルミナ，ベリリア等にメタライズ
処理したセラミック材料から成り表面をＡｕメッキした
支持体５上に半導体素子２を接着しておく。接着材とし
てはＡｕ−Ｓｉ，Ａｕ−Ｓｎロウ材等を用いることがで
きる。半導体素子２を戦層した支持体５をベースリボン
のアイランドの貫通孔に半導体素子２が挿入される様に
設置し、アイランド亀と支持体５とを接着する。コバー
ルで構成されているベースリボンのアイランド部分はＡ
ｕメッキされている。接着材はＡｕ−Ｓｉ，Ａｕ−Ｓｎ
ロウ材が有効である。支持体５を設けることによりアイ
ランドへの接着を強固にできるばかりでなく「半導体装
置の熱抵抗を大幅に減少させるこをか可能である。次に
セラミック材料によって構成された気密封止型半導体装
置に適用した本発明の第２の実施例を第２図に示す。
の実施例を示す。すなわち第１図には半導体素子２の能
動城を含まぬ面にアイランドの一部分となるべき支持体
５を設けた本発明の第１の実施例を示す。コバールのよ
うな金属材料ないしアルミナ，ベリリア等にメタライズ
処理したセラミック材料から成り表面をＡｕメッキした
支持体５上に半導体素子２を接着しておく。接着材とし
てはＡｕ−Ｓｉ，Ａｕ−Ｓｎロウ材等を用いることがで
きる。半導体素子２を戦層した支持体５をベースリボン
のアイランドの貫通孔に半導体素子２が挿入される様に
設置し、アイランド亀と支持体５とを接着する。コバー
ルで構成されているベースリボンのアイランド部分はＡ
ｕメッキされている。接着材はＡｕ−Ｓｉ，Ａｕ−Ｓｎ
ロウ材が有効である。支持体５を設けることによりアイ
ランドへの接着を強固にできるばかりでなく「半導体装
置の熱抵抗を大幅に減少させるこをか可能である。次に
セラミック材料によって構成された気密封止型半導体装
置に適用した本発明の第２の実施例を第２図に示す。
セラミック材料をメタラィズ処理しＡｕメッキを施して
ある支持体５に半導体素子２を接着する。接着材にはＡ
ｕ−Ｓｉ合金ロウ材を用いる。基体アイランドの貫通孔
の外側緑６はメタラィズ処理しＡｕメッキを施しておく
。半導体素子２を敷遣した支持体５をＡｕ−Ｓｎロウ材
のりング３ｂを介して貫通孔に半導体素子２が挿入され
るように設置し「押しつけ加熱して接着する。すなわち
接着材３は半導体素子直下部３ａはＡｕ−Ｓｉ合金から
、貫通孔周囲部はＡｕ−Ｓｎ合金から構成されており、
Ａｕ−Ｓｉ合金の融点はＡｕ−Ｓｎ合金のそれに〈らべ
て約１００ｑ０も高いため、接着材３ｂを形成する時の
加熱で接着材３ａの部分が融けることはない。以上のよ
うに半導体素子２を半導体装置用基体に固着した後は、
従来の組立工程に従って所定のワイヤボンディングを行
った後、Ａｕ−Ｓｎロウ材によってセラミックキャップ
を用いて封止する。
ある支持体５に半導体素子２を接着する。接着材にはＡ
ｕ−Ｓｉ合金ロウ材を用いる。基体アイランドの貫通孔
の外側緑６はメタラィズ処理しＡｕメッキを施しておく
。半導体素子２を敷遣した支持体５をＡｕ−Ｓｎロウ材
のりング３ｂを介して貫通孔に半導体素子２が挿入され
るように設置し「押しつけ加熱して接着する。すなわち
接着材３は半導体素子直下部３ａはＡｕ−Ｓｉ合金から
、貫通孔周囲部はＡｕ−Ｓｎ合金から構成されており、
Ａｕ−Ｓｉ合金の融点はＡｕ−Ｓｎ合金のそれに〈らべ
て約１００ｑ０も高いため、接着材３ｂを形成する時の
加熱で接着材３ａの部分が融けることはない。以上のよ
うに半導体素子２を半導体装置用基体に固着した後は、
従来の組立工程に従って所定のワイヤボンディングを行
った後、Ａｕ−Ｓｎロウ材によってセラミックキャップ
を用いて封止する。
以上のような組立方法を用いれば半導体素子に亀裂を生
じさせたり、また半導体素子がアイランドから僅かな外
力によって剥離するという不良が防げる。以上に第１，
第２の実施例を挙げて説明してきたが上記実施例は本発
明の実施例の一部にすぎず、本発明の請求範囲を制限す
るものでないことは当然である。
じさせたり、また半導体素子がアイランドから僅かな外
力によって剥離するという不良が防げる。以上に第１，
第２の実施例を挙げて説明してきたが上記実施例は本発
明の実施例の一部にすぎず、本発明の請求範囲を制限す
るものでないことは当然である。
図面はすべて本発明の実施例を示すもので、第１図は第
１の実施例の要部切断正面図、第２図は第２の実施例の
装置全体の切断正面図を示す。 なお図面について、１は基体アイランド「 ２は半導体
素子、３は接着材、５は支持体、６は基体の貫通孔の外
側緑である。界’図 第２図
１の実施例の要部切断正面図、第２図は第２の実施例の
装置全体の切断正面図を示す。 なお図面について、１は基体アイランド「 ２は半導体
素子、３は接着材、５は支持体、６は基体の貫通孔の外
側緑である。界’図 第２図
Claims (1)
- １ 支持体の上面に半導体素子を接着材にて固着させる
工程と、しかる後に半導体装置用基体に設けられた貫通
孔内に該半導体素子を挿入し該基体の底面と該支持体の
上面の該半導体素子が設けられていない部分とを接着材
にて固着させる工程とを有し、該貫通孔の側壁と該半導
体素子の側壁とが０．５ｍｍ以下になるよう設定されて
いることによって該基体の所定個所に該半導体素子を位
置せしめたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57070139A JPS606090B2 (ja) | 1982-04-26 | 1982-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57070139A JPS606090B2 (ja) | 1982-04-26 | 1982-04-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49119025A Division JPS5811736B2 (ja) | 1974-10-15 | 1974-10-15 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57184225A JPS57184225A (en) | 1982-11-12 |
| JPS606090B2 true JPS606090B2 (ja) | 1985-02-15 |
Family
ID=13422936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57070139A Expired JPS606090B2 (ja) | 1982-04-26 | 1982-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606090B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5811736B2 (ja) * | 1974-10-15 | 1983-03-04 | 日本電気株式会社 | ハンドウタイソウチ |
-
1982
- 1982-04-26 JP JP57070139A patent/JPS606090B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57184225A (en) | 1982-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552353B1 (ko) | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 | |
| US5888847A (en) | Technique for mounting a semiconductor die | |
| US6454158B1 (en) | Wire bonding apparatus and wire bonding method of semiconductor device | |
| JPH0738029A (ja) | 半導体デバイス用のクワッド・リードフレームを製造する方法およびこのリードフレームを利用して半導体デバイスを製造する方法 | |
| JPS606090B2 (ja) | 半導体装置の製造方法 | |
| JPS59181025A (ja) | 半導体装置 | |
| JPH01241828A (ja) | 半導体パッケージ | |
| JPS5811736B2 (ja) | ハンドウタイソウチ | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPS5910229A (ja) | 半導体装置およびその製造方法 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| US5757069A (en) | Semiconductor lead frame and packaging method | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPS6330131Y2 (ja) | ||
| JPH08204048A (ja) | 半導体チップの封止構造 | |
| JP3062153B2 (ja) | リードフレームとそれを用いた半導体装置およびその製造方法 | |
| JP3045999B2 (ja) | リードフレームとそれを用いた半導体装置およびその製造方法 | |
| KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH03274756A (ja) | 固体撮像素子およびその製造方法 | |
| JPH1012797A (ja) | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法 | |
| JP2531441B2 (ja) | 半導体装置 | |
| JPS607494Y2 (ja) | 半導体装置 | |
| KR940000746B1 (ko) | 반도체장치의 칩 본딩방법 | |
| JPS6147649A (ja) | 半導体装置およびその製造方法 |