JPS6061857A - 入出力デ−タ制御方式 - Google Patents

入出力デ−タ制御方式

Info

Publication number
JPS6061857A
JPS6061857A JP16932883A JP16932883A JPS6061857A JP S6061857 A JPS6061857 A JP S6061857A JP 16932883 A JP16932883 A JP 16932883A JP 16932883 A JP16932883 A JP 16932883A JP S6061857 A JPS6061857 A JP S6061857A
Authority
JP
Japan
Prior art keywords
input
register
strobe signal
data
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16932883A
Other languages
English (en)
Inventor
Yasuo Funaki
船木 泰男
Eiichi Tsutano
津田野 栄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP16932883A priority Critical patent/JPS6061857A/ja
Publication of JPS6061857A publication Critical patent/JPS6061857A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、入出力装置からデータを送出すると共にスト
ローブ信号を送出し、端末装置等のデータの受信側では
ストローブ信号のタイミングで受信したデータをレジス
タ等にセットし、入出力装置の試験時等に於いては、ス
トローブ信号の送出を阻止して、データが送出されても
、そのデータを無効とすることができる入出力データ制
御方式%式% 従来技術と問題点 プロセッサからのデータを入出力装置を介して端末装置
等へ送出し、又端末装置等からのデータを入出力装置を
介してプロセッサへ入力するシステムに於いては、入出
力装置からデータを送出すると共にストローブ信号を送
出し、端末装置等のデータの受信側では、ストローブ信
号のタイミングでレジスタにデータをセットするものが
一般的である。
例えば第1図に示すように、プロセッサ1と入出力装置
のレジスタ2とはデータバス6及びアドレスバス8で接
続され、そのアドレスバス8ばストローブ信号発生回路
3にも接続され、又入出力装置のレジスタ2と端末装置
4のレジスタ5とデータバス7で接続され、ストローブ
信号発生回路3とストローブ線9で端末装置4のレジス
タ5と接続されている。
アドレスバス8を介してプロセッサlがら入出力装置の
レジスタ2が指定され、データバス6を介してプロセッ
サ1がらレジスタ2にデータが加えられると、レジスタ
2がアドレス信号により指定されたことによりストロー
ブ信号発生回路3はストローブ信号を発生し、ストロー
ブ線9を介してストローブ信号を送出する。又レジスタ
2にセットされたデータはデータバス7を介してレジス
タ5に加えられ、ストローブ信号のタイミングでレジス
タ5にデータがセットされる。
入出力装置の試験時等に於いて、例えばレジスタ2に確
実にデータがセットされるが否かを試験することがある
が、レジスタ2にデータをセットする為にはアドレスバ
ス8を介してレジスタ2を指定する必要があり、レジス
タ2が指定されると、ストローブ信号発生回路3が起動
されてストローブ信号が送出されることになり、端末装
置4のレジスタ5に試験データがセットされて、端末装
置4が誤動作する虞れが生じる欠点があった。
発明の目的 本発明は、ストローブ信号の送出及び停止をプロセッサ
側で簡単に制御できるようにして、入出力装置の試験等
の容易に行うことができるようにすることを目的とする
ものである。
発明の構成 本発明は、入出力データをセットするレジスタと、アド
レス信号線と、該アドレス信号線に前記レジスタを指定
するデータが供給された時ストローブ信号を発生するス
トローブ信号発生回路とを有する入出力装置に於いて、
ストローブ信号の送出モードと非送出モードとを指定す
る手段と、非送出モードの指定によりストローブ信号の
発生を禁止する手段とを設け、送出モードの設定により
前記ストローブ信号発生回路からのストローブ信号を前
記レジスタにセットされたデータと共に送出し、非送出
モードの設定により前記ストローブ発生回路の起動阻止
或いはストローブ信号の送出阻止を行うものであり、入
出力装置の試験等に於けるストローブ信号の送出阻止を
簡単に行わせることができるものである。以下実施例に
ついて詳細に説明する。
発明の実施例 第2図は、本発明の一実施例の要部ブロック図であり、
第1図と同一符号は同一部分を示すものであって、3a
はストローブ信号発生回路、8aは二重アドレス信号線
である。入出力装置のレジスタ2には二重アドレスが付
与されており、その一方のアドレス信号を送出モード、
他方のアドレス信号を非送出モードとし、送出モードの
アドレス信号によりレジスタ2が指定された時にストロ
ーブ信号発生回路3aは起動されてストローブ信号を発
生し、非送出モードのアドレス信号によりレジスタ2が
指定された時にはストローブ信号発生回路3aば起動さ
れないように構成されているものである。
例えば、レジスタ2に対する二重アドレスとして、“1
011″と、”1010”とが付与されたとすると、最
後のビットが例えば“′1″の場合に送出モード、“0
′′の場合に非送出モードに指定するものであり、この
1ビツトが二重アドレス信号線8aによりストローブ信
号発生回路3aに転送される。二重アドレス信号の1ビ
ツトの選択によりストローブ信号の送出、非送出の制御
を行うことができるものであるがら、通電時は、端末装
置へデータを送出する時に“1oii”のアドレス信号
でレジスタ2を指定することになり、それによりストロ
ーブ信号発生回路3aが起動されてストローブ信号が送
出される。
又試験時等のストローブ信号の送出を禁止する場合、“
1010″のアドレス信号でレジスタ2を指定すること
により、ストローブ信号発生回路3aは起動されないの
で、レジスタ2にデータがセットされても、ストローブ
信号が送出されないことにななる。
前述のように、入出力装置の試験時に、プロセッサ1か
ら入出力装置のレジスタ2にデータをセツトする場合、
二重アドレスのうちの非送出モードのアドレス信号によ
り入出力装置のレジスタ2を指定するものであり、レジ
スタ2にデータがセットされても、ストローブ信号がス
トローブ線9に送出されないので、データバス7を介し
て端末装置のレジスタ5にデータが加えられても、その
データがセットされないことになり、入出力装置と端末
装置との切り離し状態に相当する構成となり、端末装置
に影響を与えることなく、入出力装置の試験を行うこと
ができる。
第3図は、本発明の他の実施例の要部ブロック図であり
、第1図と同一符号は同一部分を示し、10は制御レジ
スタ、11はアンド回路である。
通常時には、プロセッサ1から制御レジスタ10に送出
モードを示す“1゛をセットしておき、レジスタ2がア
ドレス信号により指定された時、ストローブ信号発生回
路3からのストローブ信号をアンド回路11を介してス
トローブ線9に送出する。又入出力装置の試験時等に於
いては、プロセッサ1から制御レジスタ10に非送出モ
ードを示す“0″を書込み、入出力装置のレジスタ2に
データをセットしたことにより、ストローブ信号発生回
路3が起動されてストローブ信号が発生されても、アン
ド回路11により阻止されて、ストローブ線9にεまス
トローブ信号が送出されないことになる。従って端末装
置のレジスタ5には、データバス7を介して加えられた
データがセットされないことになる。
入出力装置には、各種の装置が接続されるものであり、
データを送出すると共にストローブ信号を送出する構成
に於いて、本発明は総て適用することができるものであ
り、簡単な構成により入出力装置から他の装置へのデー
タの送出を無効として、他の装置に対して誤動作を生じ
させることなく、入出力装置の試験を行わせることがで
きる。
発明の詳細 な説明したように、本発明は、ストローブ信号の送出モ
ードと非送出モードとを設定し、入出力装置の試験等の
為に、レジスタ2にデータがセットされても、非送出モ
ードとすることにより、ストローブ信号の送出が行われ
ないので、端末装置等の他の装置に対するデータが無効
となり、入出力装置と他の装置とを切り離した状態に相
当するので、入出力装置の試験等を容易に行うことがで
きる利点がある。
【図面の簡単な説明】
第1図は従来の入出力装置と端末装置との要部ブロック
図、第2図及び第3図は本発明のそれぞれ異なる実施例
の要部ブロック図である。 ■はプロセッサ、2はレジスタ、3.3aはストローブ
発生回路、4は端末装置、5はレジスタ、6.7はデー
タバス、8はアドレスバス、9はストローブ線、10は
制御レジスタ、11はアンド回路である。 特許出願人 冨士ファコム制御株式会社代理人弁理士 
相 谷 昭 司 代理人弁理士 渡 邊 弘 −

Claims (1)

    【特許請求の範囲】
  1. 入出力データをセットするレジスタと、アドレス信号線
    と、該アドレス信号線に前記レジスタを指定するデータ
    が供給された時ストローブ信号を発生するストローブ信
    号発生回路とを有する入出力装置に於いて、ストローブ
    信号の送出モードと非送出モードとを指定する手段と、
    前記非送出モードの指定によりストローブ信号の発生を
    禁止する手段とを設け、前記送出モードの設定により前
    記ストローブ信号発生回路からのストローブ信号を前記
    レジスタにセットされたデータと共に送出し、前記非送
    出モードの設定により前記ストローブ発生回路の起動阻
    止或いはストローブ信号の送出阻止を行うことを特徴と
    する入出力データ制御方式。
JP16932883A 1983-09-16 1983-09-16 入出力デ−タ制御方式 Pending JPS6061857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16932883A JPS6061857A (ja) 1983-09-16 1983-09-16 入出力デ−タ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16932883A JPS6061857A (ja) 1983-09-16 1983-09-16 入出力デ−タ制御方式

Publications (1)

Publication Number Publication Date
JPS6061857A true JPS6061857A (ja) 1985-04-09

Family

ID=15884509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16932883A Pending JPS6061857A (ja) 1983-09-16 1983-09-16 入出力デ−タ制御方式

Country Status (1)

Country Link
JP (1) JPS6061857A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271645A (ja) * 1990-03-22 1991-12-03 Hitachi Ltd 空気清浄システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271645A (ja) * 1990-03-22 1991-12-03 Hitachi Ltd 空気清浄システム

Similar Documents

Publication Publication Date Title
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
KR920003300A (ko) 전자 기기 접속 장치
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
JPS6061857A (ja) 入出力デ−タ制御方式
US4539656A (en) Memory access selection circuit
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
JP2917275B2 (ja) Cpuを有する装置の試験システム
JPS6175651A (ja) 変復調装置
JPH0738399A (ja) 双方向バッファ回路
JPS5854426A (ja) デ−タ転送方式
KR19980021249A (ko) 병렬 인터페이스 장치
JPS61282940A (ja) イベントテ−ブルを用いた制御プログラム検査方式
JPH02186748A (ja) 通信折返し試験回路
JP2550273Y2 (ja) 通信装置
KR950004779A (ko) 전자 제어장치와 자기 진단장치간의 통신장치 및 그 방법
JPH01184550A (ja) 中間制御装置のテスト回路
JPS58177054A (ja) 通信装置
JPS58137038A (ja) シリアルインタフエ−スの診断方式
JPS60121852A (ja) 回線監視回路
JPH04311125A (ja) 伝送路故障検出回路
JPH04329378A (ja) 電源制御装置用自動試験方式
JPH04317150A (ja) 入出力処理システム
JPH01108833A (ja) 伝送路の折返し試験制御方式
JPS6041844A (ja) 伝送路取得制御方式
JPS5787646A (en) Data transmission testing device