JPS6063653A - チヤネル制御装置における状態履歴記憶方式 - Google Patents
チヤネル制御装置における状態履歴記憶方式Info
- Publication number
- JPS6063653A JPS6063653A JP58170609A JP17060983A JPS6063653A JP S6063653 A JPS6063653 A JP S6063653A JP 58170609 A JP58170609 A JP 58170609A JP 17060983 A JP17060983 A JP 17060983A JP S6063653 A JPS6063653 A JP S6063653A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- channels
- tracer
- output
- tracing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の屈する技術分野〕
本発明は、情報処理装置のチャネル制御装置における状
態履歴記憶方式に関する。
態履歴記憶方式に関する。
従来、情報処理装置においては、装置に異常が発生して
動作が停止した場合、その障害の原因を調査するために
、前以って異常を検出するまでの装置内部の適当に選定
された動作信号をトレーサメモリにより状態履歴として
記憶しておく方法が採用されている。これによれば、異
常が発生した時点でその記憶内容を取シ出し、解析する
ことによシ原因の究明が容易になる。しかし、複数台の
チャネルを同時に多重制御するチャネル制御装置におい
ては、トレーサメモリの容量等の間頂から全チャネルの
状態を記憶することは難しい。従って、この場合には、
チャネルの状態をトレースするに際して、一旦情報を解
析し、その結果によシチャネルを特定して被接チャネル
を指定し、再度障害の発生するのを待つ等の方法をとら
ねばならず、一度に必要な情報が採れないために、障害
の解析が容易に出来ないという欠点があった。
動作が停止した場合、その障害の原因を調査するために
、前以って異常を検出するまでの装置内部の適当に選定
された動作信号をトレーサメモリにより状態履歴として
記憶しておく方法が採用されている。これによれば、異
常が発生した時点でその記憶内容を取シ出し、解析する
ことによシ原因の究明が容易になる。しかし、複数台の
チャネルを同時に多重制御するチャネル制御装置におい
ては、トレーサメモリの容量等の間頂から全チャネルの
状態を記憶することは難しい。従って、この場合には、
チャネルの状態をトレースするに際して、一旦情報を解
析し、その結果によシチャネルを特定して被接チャネル
を指定し、再度障害の発生するのを待つ等の方法をとら
ねばならず、一度に必要な情報が採れないために、障害
の解析が容易に出来ないという欠点があった。
本発明の目的は、複数のチャネルをスキャンし。
順次これ等チャネルの状態をチャネル番号と伴にトレー
スすることによシ、上記従来の欠点を除去し、容易に全
チャネルの状態履歴を知ることのできるチャネル制御装
置における状態履歴記憶方式を提供することにある。
スすることによシ、上記従来の欠点を除去し、容易に全
チャネルの状態履歴を知ることのできるチャネル制御装
置における状態履歴記憶方式を提供することにある。
本発明による状態履歴記憶方式は、複数のチャネルを制
御し、かつこれ等チャネルに関連する状態履歴を記憶す
るトレーサメモリ手段を有するチャネル制御装置におい
て、チャネル番号を保持するレジスタ手段と、該レジス
タ手段の内容を＋１ら１つを選択する選択手段とを備え
、前記レジスタ手段の内容と、前記選択手段によ）選択
されたチャネルの状態とを同時に前記トレーサメモリ手
段へ書き込み、続いて前記レジスタ手段の内容が更新さ
れると、該更新された内容にしたがって前記トレーサメ
モリ手段への書き込み動作を時分割的に繰り返えすこと
を特徴とする。
御し、かつこれ等チャネルに関連する状態履歴を記憶す
るトレーサメモリ手段を有するチャネル制御装置におい
て、チャネル番号を保持するレジスタ手段と、該レジス
タ手段の内容を＋１ら１つを選択する選択手段とを備え
、前記レジスタ手段の内容と、前記選択手段によ）選択
されたチャネルの状態とを同時に前記トレーサメモリ手
段へ書き込み、続いて前記レジスタ手段の内容が更新さ
れると、該更新された内容にしたがって前記トレーサメ
モリ手段への書き込み動作を時分割的に繰り返えすこと
を特徴とする。
次に２本発明の状態履歴記憶方式について図面を参照し
て詳細に説明する。
て詳細に説明する。
第１図は２本発明による実施例の構成をブロック図によ
り示したものである。図において、複数のチャネル装置
１−１〜１−ｎの予め選定された個所の動作状態を表わ
す信号出力Ｃ，−ｃ は選択回路２にそれぞれ入力され
る。一方、チャネル番号保持レジスタ３の出力Ｂは加算
回路４および選択回路２に与えられる。加算回路４の出
力Ｂ′はチャネル番号保持レジスタ３の入力へ与えられ
る。
り示したものである。図において、複数のチャネル装置
１−１〜１−ｎの予め選定された個所の動作状態を表わ
す信号出力Ｃ，−ｃ は選択回路２にそれぞれ入力され
る。一方、チャネル番号保持レジスタ３の出力Ｂは加算
回路４および選択回路２に与えられる。加算回路４の出
力Ｂ′はチャネル番号保持レジスタ３の入力へ与えられ
る。
更に、チャネル番号保持レジスタ３の出力Ｂ１選択回路
２の選択された出力Ｃおよびチャネル制御装置本体５の
内部の予め選定された動作状態を表わす出力Ａ（例えば
、マイクロプログラムによるアドレス信号など）がトレ
ーサメモリ６へ与えられる。
２の選択された出力Ｃおよびチャネル制御装置本体５の
内部の予め選定された動作状態を表わす出力Ａ（例えば
、マイクロプログラムによるアドレス信号など）がトレ
ーサメモリ６へ与えられる。
上記の構成において、トレーサメモリ６へのトレースが
始まると、まず、チャネル番号保持レジスタ３に保持さ
れているチャネル番号を示す出力Ｂおよびそのチャネル
番号にしたがって選択回路２で選択されたチャネル内部
状態出力Ｃ１〜１０ｎのうちの１つは、チャネル制御装
置本体５から得られる内部状態出力Ａとともにトレーサ
メモリ６の同一ワードへ書き込まれる。この書き込みの
タイミングと同時に、出力Ｂの表わすチャネル番号は加
算器４により＋１され、更新値としてチャネル番号保持
レジスタ３へ新たに格納される。そして１次のトレーサ
セットタイミングでは、この更の内部状態出力とがトレ
ーサメモリ６の次のワードへ書き込まれ、順次、チャネ
ル番号の＋１更新と対応するチャネルの内部状態の書き
込みが繰シ返えされる。
始まると、まず、チャネル番号保持レジスタ３に保持さ
れているチャネル番号を示す出力Ｂおよびそのチャネル
番号にしたがって選択回路２で選択されたチャネル内部
状態出力Ｃ１〜１０ｎのうちの１つは、チャネル制御装
置本体５から得られる内部状態出力Ａとともにトレーサ
メモリ６の同一ワードへ書き込まれる。この書き込みの
タイミングと同時に、出力Ｂの表わすチャネル番号は加
算器４により＋１され、更新値としてチャネル番号保持
レジスタ３へ新たに格納される。そして１次のトレーサ
セットタイミングでは、この更の内部状態出力とがトレ
ーサメモリ６の次のワードへ書き込まれ、順次、チャネ
ル番号の＋１更新と対応するチャネルの内部状態の書き
込みが繰シ返えされる。
上記のトレース動作において、チャネル番号が最大値、
す々わち、チャネル族＃１−ｎの番号ＩＩ ｎＩＴにな
ると、加算器４の加算値は°°０”となり。
す々わち、チャネル族＃１−ｎの番号ＩＩ ｎＩＴにな
ると、加算器４の加算値は°°０”となり。
改めてチャネル１−１から、順次、チャネルのトレース
を始める。このようにして、トレーサメモリ６はトレー
サの停止条件が発生するまで全チャネルの内部状態を時
分割的に繰り返えしトレースする。
を始める。このようにして、トレーサメモリ６はトレー
サの停止条件が発生するまで全チャネルの内部状態を時
分割的に繰り返えしトレースする。
なお、上記の実施例においては、チャネル番号が順次＋
１更新される場合について説明したが。
１更新される場合について説明したが。
トレースの途中で加算回路４による更新動作をスト、プ
させれば、特定のチャネルの内部状態だけをトレースで
きることは言う捷でも々い。
させれば、特定のチャネルの内部状態だけをトレースで
きることは言う捷でも々い。
以上の説明によシ明らかなように２本発明によれば、複
数のチャネルの内部状態を時分割にトレーサメモリへ書
き込むように構成することにより。
数のチャネルの内部状態を時分割にトレーサメモリへ書
き込むように構成することにより。
少々いメモリ容量で、有効々障害解析用のトレースデー
タが容易に得られる点において、障害発生時における救
済を容易にし、追いては信頼性を向上すべく大きな効果
がある。
タが容易に得られる点において、障害発生時における救
済を容易にし、追いては信頼性を向上すべく大きな効果
がある。
第１図は本発明による実施例の構成を示すブロック図で
ある。この図において、１−１〜１−ｎはチャネル装量
、２は選択回路、３はレジスタ。 ４は加算回路、５はチャネル制御装置本体、６はトレー
ザメモリである。
ある。この図において、１−１〜１−ｎはチャネル装量
、２は選択回路、３はレジスタ。 ４は加算回路、５はチャネル制御装置本体、６はトレー
ザメモリである。
Claims (1)
- １、複数のチャネルを制御し、かつこれ等チャネルに関
連する状態履歴を記憶するトレーサメモリ手段を有する
チャネル制御装置において、チャネル番号を保持するレ
ジスタ手段と、該レジスタ手段の内容を＋１更新する加
算手段と、前記レジ備え、前記レジスタ手段の内容と、
前記選択手段により選択されたチャネルの状態とを同時
に前記トレーサメモリ手段へ書き込み、続いて前記レジ
スタ手段の内容が更新されると、該更新された内容にし
たがって前記トレーサメモリ手段への書き込み動作を時
分割的に繰り返えすことを特徴とするチャネル制御装置
における状態履歴記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170609A JPS6063653A (ja) | 1983-09-17 | 1983-09-17 | チヤネル制御装置における状態履歴記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170609A JPS6063653A (ja) | 1983-09-17 | 1983-09-17 | チヤネル制御装置における状態履歴記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6063653A true JPS6063653A (ja) | 1985-04-12 |
Family
ID=15908020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58170609A Pending JPS6063653A (ja) | 1983-09-17 | 1983-09-17 | チヤネル制御装置における状態履歴記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063653A (ja) |
-
1983
- 1983-09-17 JP JP58170609A patent/JPS6063653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59194245A (ja) | マイクロプログラム制御装置 | |
| JP2583056B2 (ja) | Ｉｃテストシステム | |
| JPS61235956A (ja) | 事象記録方式 | |
| JPH05298144A (ja) | データトレース方式 | |
| JPS60100237A (ja) | 状態履歴記憶方式 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPH02100146A (ja) | トレース決定方式 | |
| JPH04105140A (ja) | スイッチ操作履歴の収集方式 | |
| JPS62117048A (ja) | 記憶装置制御方式 | |
| JPS58125154A (ja) | 状態履歴記憶方式 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPS63158637A (ja) | メモリトレ−ス方式 | |
| JPS6132757B2 (ja) | ||
| JPH0535548A (ja) | アドレストレーサ | |
| JPH04232537A (ja) | トレースシステム | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JPS59208656A (ja) | シミユレ−タ | |
| JPS5935243A (ja) | 情報処理装置 | |
| JPS6038766A (ja) | 記憶システム | |
| JPH04336630A (ja) | アドレストレース方法およびアドレストレース装置 | |
| JPH11161564A (ja) | 記憶装置へのバストレース格納装置と方法および記録媒 体 | |
| JPS6285354A (ja) | 記憶装置の読み出し書き込み制御部 | |
| JPS6379145A (ja) | トレ−ス制御方式 | |
| JPH0243633A (ja) | パリティチェック装置 | |
| JPH01162948A (ja) | 計算機システム |