JPS6065594A - 回路基板の接続方法 - Google Patents

回路基板の接続方法

Info

Publication number
JPS6065594A
JPS6065594A JP17841083A JP17841083A JPS6065594A JP S6065594 A JPS6065594 A JP S6065594A JP 17841083 A JP17841083 A JP 17841083A JP 17841083 A JP17841083 A JP 17841083A JP S6065594 A JPS6065594 A JP S6065594A
Authority
JP
Japan
Prior art keywords
solder
circuit board
paste
connection
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17841083A
Other languages
English (en)
Inventor
今岡 英一郎
上間 恒明
一戸 孝之
木庭 篤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aerojet Rocketdyne Holdings Inc
Original Assignee
Gencorp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gencorp Inc filed Critical Gencorp Inc
Priority to JP17841083A priority Critical patent/JPS6065594A/ja
Publication of JPS6065594A publication Critical patent/JPS6065594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、回路基板の接続方法に係り、さらに詳しく
言えば、ハイブリットIC等において厚膜回路基板に薄
膜回路基板をフェイスダウンボンディング法により電気
的に接続する回路基板の接続方法に関するものである。
フェイスダウンボンディング法は接続後の機械的強度が
強く、ボンディング、すなわち接続の回数も一回ですむ
ので、ワイヤボンディング法に比へてコスト的に有利で
あるが、他方において次のような欠点がある。すなわち
、従来の多くの例においては、両基板の接続端子部間に
半田ボールを介在させて、その半田ボールを加熱溶融さ
せるようにしているが、半田ボールが微小であるためそ
の取扱いが難かしく、また、正確な位置決めを行なうに
は特殊な治具を必要とする。
したがって、この発明の目的は、従来のような取扱い上
の煩わしさがなく、しかも信頼性の高い電気的接続を実
現することができる回路基板の接続方法を提供すること
にある。
以下、この発明を添付図面に示された実施例を参照しな
がら詳細に説明する。
第1図には、例えば抵抗ネッI・ワーク2が形成されて
いる薄膜回路基板1を下地となる厚膜回路基板3に取付
けてハイブリッドICをつくる場合の実施例が示されて
いる。
この実施例においては、薄膜回路基板1側にほぼ半球状
のハンダバンプ4が形成される。このハンダバンプ4は
、抵抗ネタ1−ワーク2の接続端子部にペースト状のハ
ンダを例えば印刷法により好ましくは111盛り状に塗
布し、それを所定の温度に加熱して一旦溶融状態にする
ことにより形成される。なお、必要に応じて、このハン
ダバンプ4を洗浄してその表面からフラックス等を除去
してもよい。
一方、厚膜回路基板3側の上記ハンダバンプ4に対応す
る接続端子部には、フラックスを含むペースト状のハン
ダ5が例えば印刷法により所定の厚みに塗布される。
そして、1liv膜回路基板1を厚膜回路基板3にフェ
イスダウンさせて、第2図に示すように、ハンダバンプ
4の各々を対応するペースト状のハンダ5上に重ね合わ
せて1両基板1,3を仮接続する。
しかるのち、ハンダの加熱溶融工程に移し、ハンダバン
プ4とペースト状のハンダ5とを溶融させて第3図に示
す如く一体的に接続させる。この場合、ペースト状のハ
ンダ5に含まれているフラックスが表面に溶出するが、
この発明においては、そのフラックスの表面張力により
、ハンダバンプ4とペースト状のハンダ5とは正確に位
置合わせされた状態に保持されて溶融接続する。したが
って、仮りにフェイスダウン時にハンダバンプ4とペー
スト状のハンダ5とが多少ずらされていても、フラック
スの表面張力により両者は正しい位置に動かされるため
、信頼性の高いハンダ接続がなされる。
なお、上記実施例とは異なり、ハンダバンプ4を厚膜回
路基板3側に形成し、ペースI・状のハンダ5を薄膜回
路基板1側に設けてもよいことは勿論である、 上記した実施例の説明から明らかなように、この発明は
、一方の回路基板の接続端子部にフラックスを含むペー
スト状のハンダを所定の厚みに塗布する工程と、他方の
回路基板の接続端子部にハンダを塗布してそれを所定の
温度に加熱してほぼ半球状のハンダバンプを形成する工
程と、上記ハンダバンプとペースト状のハンダとを重ね
合わせて加熱溶融させる工程とを備えてなることを特徴
とし、加熱溶融時に溶出するフラックスの表面張力によ
り、ハンダバンプとペースト状のハンダとがずれること
なく正しい位置に保持されるという特有な効果が奏され
る。
【図面の簡単な説明】
第1図はこの発明による方法をハイブリットICに適用
した実施例を示す斜視図、第2図は第1図におけるA−
A線断面図、第3図はハンダ溶融接着後の状態を示しん
第2図と同様な断面図である。 図中、1は薄膜回路基板、3は厚膜回路基板、4はハン
ダバンプ、5はペースト状のハンダである。 特許出願人 株式会社ゼネラル 代理人弁理士 大 原 拓 也 手続補正帯(自発) 昭和58年10月28日 回路基板の接続方法 代表者 金 澤 −部

Claims (1)

  1. 【特許請求の範囲】 2枚の回路基板をフェイスダウンボンディング法にて電
    気的に接続する回路基板の接続方法において、 前記一方の回路基板の接続端子部にフラックスを含むペ
    ースト状のハンダを所定の厚みに塗布する]二程と、 前記他方の回路基板の接続端子部にハンダを塗布してそ
    れを所定の温度に加熱してほぼ半球状のハンダバンプを
    形成する工程と、 前記一方の回路基板のペースト状のハンダと前記他方の
    回路基板のハンダバンブとを重ね合わせて加熱して前記
    ハンダを溶融させて前記両回路基板の接続端子部を電気
    的に接続する工程とを備えてなる回路基板の接続方法。
JP17841083A 1983-09-20 1983-09-20 回路基板の接続方法 Pending JPS6065594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17841083A JPS6065594A (ja) 1983-09-20 1983-09-20 回路基板の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17841083A JPS6065594A (ja) 1983-09-20 1983-09-20 回路基板の接続方法

Publications (1)

Publication Number Publication Date
JPS6065594A true JPS6065594A (ja) 1985-04-15

Family

ID=16048000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17841083A Pending JPS6065594A (ja) 1983-09-20 1983-09-20 回路基板の接続方法

Country Status (1)

Country Link
JP (1) JPS6065594A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4939934A (ja) * 1972-08-25 1974-04-15
JPS5446365A (en) * 1977-09-20 1979-04-12 Nippon Electric Co Hybrid integrated circuit device
JPS5773947A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Formation of hybrid ic module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4939934A (ja) * 1972-08-25 1974-04-15
JPS5446365A (en) * 1977-09-20 1979-04-12 Nippon Electric Co Hybrid integrated circuit device
JPS5773947A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Formation of hybrid ic module

Similar Documents

Publication Publication Date Title
JPH06103703B2 (ja) 半田付け方法
JP3381601B2 (ja) バンプ付電子部品の実装方法
JPH0426797B2 (ja)
JPS63202989A (ja) 半田付け方法
JPH0936174A (ja) 半導体装置とその実装方法
JPS6065594A (ja) 回路基板の接続方法
JPH1116768A (ja) 電子部品
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH01226162A (ja) 半導体チップの接続方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JP2697098B2 (ja) 部品の実装方法
JPH02192792A (ja) 低耐熱性電子部品の半田付け方法
JPH023603Y2 (ja)
US5537739A (en) Method for electoconductively connecting contacts
JPS6122878B2 (ja)
JPH01230292A (ja) 表面実装部品の半田付け方法
JP3006957B2 (ja) 半導体装置の実装体
JPH08250848A (ja) チップの半田付け方法
JP2633745B2 (ja) 半導体装置の実装体
JPS61263191A (ja) 電子部品の実装方法
JPS5933858A (ja) 混成集積回路の製造方法
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JPS6254996A (ja) 電子部品の実装方法
JPH04261092A (ja) 電気部品の端子接続方法
JPS61287197A (ja) 電子部品の製造方法