JPS6066842A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6066842A JPS6066842A JP58175808A JP17580883A JPS6066842A JP S6066842 A JPS6066842 A JP S6066842A JP 58175808 A JP58175808 A JP 58175808A JP 17580883 A JP17580883 A JP 17580883A JP S6066842 A JPS6066842 A JP S6066842A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- ceramic
- fixed
- piers
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/257—Arrangements for cooling characterised by their materials having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh or porous structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の挾１］・１分９！を
本発明は半導体装置に係り、特に収納される半導体装積
回路素子の冷却手段として、高熱伝導率のビアを備えた
基板を有する半導体装置に関する。
回路素子の冷却手段として、高熱伝導率のビアを備えた
基板を有する半導体装置に関する。
（Ｅｌ）技術の背景
逐年、電了槻器の処理能力が増大するのに伴い半導体集
Ｋｉ１回路素子（以Ｆ’ＩＣと称しＬＳＩを含む）自体
の発Ｆ；ら（１，１叱Ｇ、１」二ｙｌ！の一途を辿って
いる。ｉ；Ｉ記のＩｃ素子の接合温度が上がると故１（
苧率かＩｌｌ ＜なシ）。
Ｋｉ１回路素子（以Ｆ’ＩＣと称しＬＳＩを含む）自体
の発Ｆ；ら（１，１叱Ｇ、１」二ｙｌ！の一途を辿って
いる。ｉ；Ｉ記のＩｃ素子の接合温度が上がると故１（
苧率かＩｌｌ ＜なシ）。
また動作中に接合ン品度がある幅量１−に変動すると該
素子の動作点が変化して出力レベルの変動がイ１−しる
ので、当該電子回路の誤動作を招く恐１′１．がある等
、電子機器の安定動作をｒｌＴ〔保′４゛る観点からも
。
素子の動作点が変化して出力レベルの変動がイ１−しる
ので、当該電子回路の誤動作を招く恐１′１．がある等
、電子機器の安定動作をｒｌＴ〔保′４゛る観点からも
。
半導体素子の冷却は緊急な問題と）；（っ“（いる。
（ｃ＋ 従来技術と問題点
通常のＩｃのセラミソクチ、ブキャリアはり−Ｉ一端子
を有する従来のものも、リ−１” ６１：ｌ Ｊ″のな
いリードレスチップギヤリアにしても、第１図Ｇこ小ず
ように、半導体集積回路素子、所謂半導体千ノブはセラ
ミックの占（１反」二にｊｈ栽され（いる。
を有する従来のものも、リ−１” ６１：ｌ Ｊ″のな
いリードレスチップギヤリアにしても、第１図Ｇこ小ず
ように、半導体集積回路素子、所謂半導体千ノブはセラ
ミックの占（１反」二にｊｈ栽され（いる。
従来例としてり−Ｉ、−レスチノフーーヤリアを第１図
の斜視図および第２図のｌｌｉ面図に示′４−。セツミ
ック基板１上の空間部のキャビティ２の底面に。
の斜視図および第２図のｌｌｉ面図に示′４−。セツミ
ック基板１上の空間部のキャビティ２の底面に。
メタライジングで形成された金属膜に金メッキを施した
半導体チップ接続部が設りられ、その十に。
半導体チップ接続部が設りられ、その十に。
半導体チップ３が半田４ｑり等のツノｌＪ、で固定され
。
。
その周辺のキャビティ２の底面１．Ｘ４．’１．’ 、
４電惺４Ａ利の厚膜で形成されたボンディングパ、１
４が配設されていて１．ノタフイ／ング法でチップ基板
１の側面を経て裏面に達する外部接続端子５に連結して
いる。その先端部はりフロー法でプリン１一基板（図示
セず）に実装するのに便利なように金メンキされ゛（Ｉ
ｕ ｌ；、ｒｌｉ Ｅｉを構成している。半導体装ツブ
３とポンディングバノト４とは細い金線のボンディング
ヮイート７でボンディングされている。蓋部８は半導体
装ノブ３を密封するためのセラミ・ックイにである。
４電惺４Ａ利の厚膜で形成されたボンディングパ、１
４が配設されていて１．ノタフイ／ング法でチップ基板
１の側面を経て裏面に達する外部接続端子５に連結して
いる。その先端部はりフロー法でプリン１一基板（図示
セず）に実装するのに便利なように金メンキされ゛（Ｉ
ｕ ｌ；、ｒｌｉ Ｅｉを構成している。半導体装ツブ
３とポンディングバノト４とは細い金線のボンディング
ヮイート７でボンディングされている。蓋部８は半導体
装ノブ３を密封するためのセラミ・ックイにである。
このようなセラミック・チップキャリアをプリン１一基
板（図ホーロず）に搭載すると、前記半導体Ｊ−ノゾ３
で発止した！：Ｊ）はセラミック基板１を経由に（メ゛
ハ伝導（移動し、接続部６とプリント詰１にとの１８続
用の）１ｉ田（ｚＩすＩｅｆ （図示ゼず）を経てプリ
ン１一基板の低１１’ｌＡ ｉ’ｉ１＋に休し、そこか
らｈ交熱される。勿論むラミック・チップキャリア自体
の表面がらも。
板（図ホーロず）に搭載すると、前記半導体Ｊ−ノゾ３
で発止した！：Ｊ）はセラミック基板１を経由に（メ゛
ハ伝導（移動し、接続部６とプリント詰１にとの１８続
用の）１ｉ田（ｚＩすＩｅｆ （図示ゼず）を経てプリ
ン１一基板の低１１’ｌＡ ｉ’ｉ１＋に休し、そこか
らｈ交熱される。勿論むラミック・チップキャリア自体
の表面がらも。
１、＝述の熱伝導の径１洛の表面がらも、熱放射や空気
流への熱伝達で放熱される。さらに上述のｈ９．かシを
９１果的にするノこめに、各種のヒートシンクを設けて
自然文ｊ流や強；１．す気流冷却、あるいはり４１制液
冷却鮒等のあらゆる冷却手段が講じら４Ｎ、−Ｃいる。
流への熱伝達で放熱される。さらに上述のｈ９．かシを
９１果的にするノこめに、各種のヒートシンクを設けて
自然文ｊ流や強；１．す気流冷却、あるいはり４１制液
冷却鮒等のあらゆる冷却手段が講じら４Ｎ、−Ｃいる。
然し、もっとも肝要なのはｊＪ５源である半導体チップ
３から周囲への熱流密度の高い敢タハ路の熱１１（抗を
低く保つことである。そのためセラミ、り基板１の半導
体装ツブ３搭載部分のよ’Ｉ下の）、（板裏面に第３図
に示すように接着用のメタライス層１）を形成し、これ
に冷却フィンＩＩを備え４こ冷却、ＴＩ −ｊ’ １０
（通常、銅かアルミニウム！！ｉ！りを半１］ｊ （（
１り等て接着したり、第４図に示すように、↑Ｊｊｌの
冷却二ノアＩＯをセラミック基板１を貫通してセラミ、
り・チップキャリアのキャビティ２内に＋：＋を人し、
その先”’！ｔ、ｌに半導体チップ３を搭載する構迅が
試められ′（いる。（特開昭５５−１６５６５７ ） 第４図において、１３はセラミック基１１ｉ １と銅製
の冷却コア１ｏとの間の熱膨張係数の差による５；ノシ
応力を回避するだめのコバール（鉄・ニッケル・Ｊノハ
ルト合金）製の中継部品である。
３から周囲への熱流密度の高い敢タハ路の熱１１（抗を
低く保つことである。そのためセラミ、り基板１の半導
体装ツブ３搭載部分のよ’Ｉ下の）、（板裏面に第３図
に示すように接着用のメタライス層１）を形成し、これ
に冷却フィンＩＩを備え４こ冷却、ＴＩ −ｊ’ １０
（通常、銅かアルミニウム！！ｉ！りを半１］ｊ （（
１り等て接着したり、第４図に示すように、↑Ｊｊｌの
冷却二ノアＩＯをセラミック基板１を貫通してセラミ、
り・チップキャリアのキャビティ２内に＋：＋を人し、
その先”’！ｔ、ｌに半導体チップ３を搭載する構迅が
試められ′（いる。（特開昭５５−１６５６５７ ） 第４図において、１３はセラミック基１１ｉ １と銅製
の冷却コア１ｏとの間の熱膨張係数の差による５；ノシ
応力を回避するだめのコバール（鉄・ニッケル・Ｊノハ
ルト合金）製の中継部品である。
冷却すべき半導体装ノブ３に直接にｉｎ＋熱伝導率の冷
却ブロックを具備した点で、第４図に示したものは第３
図に示した例、Ｊ−リ１ｌｌｊい放ｆ゛引ηを（Ａｉえ
Ｃはいるか５図から明らかなように、構造が複雑でｉｌ
ｉ、＜、二＋スト１）３１、ひ取り扱い上の欠点があっ
た。
却ブロックを具備した点で、第４図に示したものは第３
図に示した例、Ｊ−リ１ｌｌｊい放ｆ゛引ηを（Ａｉえ
Ｃはいるか５図から明らかなように、構造が複雑でｉｌ
ｉ、＜、二＋スト１）３１、ひ取り扱い上の欠点があっ
た。
（＋Ｉｌ 発明の目的
本発明は前述の点に鑑みなされたもので、従来のセラミ
、り・チップキャリアよりも放熱性が優れ、かつ筒車で
軽い構造のセラミック・千ノブキャリアを提供しようと
するものである。
、り・チップキャリアよりも放熱性が優れ、かつ筒車で
軽い構造のセラミック・千ノブキャリアを提供しようと
するものである。
（（４１発明の構成
上記の発明の目的は、セラミック・チップキャリアの１
１１８中火部に半導体集積回路素子を収納してなる半導
体装置において、該セラミック・チップキャリアを構成
′Ｊるセラミ、クチツブ基板の１１１１記半導体集Ｕ１
回路素子を搭載する部分に熱伝導性の良いビアを設りる
と共に、外部冷却手段と接続されるメタライジング崩を
形成したことを特徴とする半Ｉ〃体装：；す゛を使用す
ることで、容易に達成される。
１１８中火部に半導体集積回路素子を収納してなる半導
体装置において、該セラミック・チップキャリアを構成
′Ｊるセラミ、クチツブ基板の１１１１記半導体集Ｕ１
回路素子を搭載する部分に熱伝導性の良いビアを設りる
と共に、外部冷却手段と接続されるメタライジング崩を
形成したことを特徴とする半Ｉ〃体装：；す゛を使用す
ることで、容易に達成される。
ｍ 発明の′ＪＪ施例
流側明の詳細な説明する前に第１図３第２図に小したり
一ルス千ノブキャリアの外部接続端子５の代わりに、ビ
アをイｊするものがあることを述べよう。実装密度が−
・Ｉｉ ＋ｒｌｉ ＜な−２てくると、Ｌ！セラミック
チップキャリアの端子数も増加し、そのピッチも小さく
なって来るので、外部接続ｉ’＋（ｉ’＋ ’ｊ’５で
は対応しきれなくなり、ビアが採用さｊ′？、ている。
一ルス千ノブキャリアの外部接続端子５の代わりに、ビ
アをイｊするものがあることを述べよう。実装密度が−
・Ｉｉ ＋ｒｌｉ ＜な−２てくると、Ｌ！セラミック
チップキャリアの端子数も増加し、そのピッチも小さく
なって来るので、外部接続ｉ’＋（ｉ’＋ ’ｊ’５で
は対応しきれなくなり、ビアが採用さｊ′？、ている。
図では示さないが、ビアとはセ’＋”： ’／り基１綬
１のキャビティ２側から基板のセラミ、り部分を貫いて
基板１の裏面に達している導ｔＩｌ性の物Ｉ′ｆで構成
された端子である。セラミック粉末にモリブデンやタン
グステン等のセラミック４，１１１σ薯；ハ膨張係数に
近くかつ高融点の金属材料を混合したものを、セラミッ
ク基板１の４′５）未整形時に多数の１１扶をなして整
形しておき、セラミックと同時に焼成して形成する。本
発明はこの構造を利用したものである。
１のキャビティ２側から基板のセラミ、り部分を貫いて
基板１の裏面に達している導ｔＩｌ性の物Ｉ′ｆで構成
された端子である。セラミック粉末にモリブデンやタン
グステン等のセラミック４，１１１σ薯；ハ膨張係数に
近くかつ高融点の金属材料を混合したものを、セラミッ
ク基板１の４′５）未整形時に多数の１１扶をなして整
形しておき、セラミックと同時に焼成して形成する。本
発明はこの構造を利用したものである。
以下本発明の実施例につき図面を参ｊｊ４ｊ して説明
する。第５図および第６図４４本発明に基−づ＜゛１′
導体集積回路素子のセラミック・千ノブキャリアの一実
施例の構造を示す断面図と裏面図である。
する。第５図および第６図４４本発明に基−づ＜゛１′
導体集積回路素子のセラミック・千ノブキャリアの一実
施例の構造を示す断面図と裏面図である。
第５図の断面図で示すように９本実施例のセラミック基
板１の２１′導体チップ３の搭載位置に多数のビア１４
を形成する。このビア１４は通電のチップキャリアのビ
アとは異なり、熱伝導により半導体ナツプ３のｈ９．敗
する熱を外部に放熱するのが目的であるので、極力ビア
１４自体の熱伝導率を１ｆｆｉ ＜とるために、含イｊ
する金属成分を高率にしである。
板１の２１′導体チップ３の搭載位置に多数のビア１４
を形成する。このビア１４は通電のチップキャリアのビ
アとは異なり、熱伝導により半導体ナツプ３のｈ９．敗
する熱を外部に放熱するのが目的であるので、極力ビア
１４自体の熱伝導率を１ｆｆｉ ＜とるために、含イｊ
する金属成分を高率にしである。
またその個数も出来るだけ多くして密度を上げることが
重要である。総てのビア１４はセラミック基板Ｉの裏面
においてメタライジング層よりなる接続部１５に接続し
ている。接続部１５は各ビア１４をまとめて、冷却フィ
ン１１の冷却コア１０へ接着するために設りられたもの
で、半導体チップ３で発生した熱は主とし″ＣＣテア４
を経て冷却フィン１１に達し。
重要である。総てのビア１４はセラミック基板Ｉの裏面
においてメタライジング層よりなる接続部１５に接続し
ている。接続部１５は各ビア１４をまとめて、冷却フィ
ン１１の冷却コア１０へ接着するために設りられたもの
で、半導体チップ３で発生した熱は主とし″ＣＣテア４
を経て冷却フィン１１に達し。
ここから外９Ｂへ放熱される。
第６図はビア■４の配設状況を示す裏面図で１分り易い
ようＧこ接１）’Ｍ ｒ！Ｂ ｌ ５を除いて表現しで
ある。
ようＧこ接１）’Ｍ ｒ！Ｂ ｌ ５を除いて表現しで
ある。
第７図は冷却フィンを装着した例を示すものである。Ｉ
ｊ；ｊ述のように冷却フィン＋１を有する冷却コア１０
を半田伺ｉノ法でセラミック基板１の裏面の接り′５部
１５に接着する丈でよく、第４図に比して、構造が非常
に簡単かつ堅牢なことが川る。
ｊ；ｊ述のように冷却フィン＋１を有する冷却コア１０
を半田伺ｉノ法でセラミック基板１の裏面の接り′５部
１５に接着する丈でよく、第４図に比して、構造が非常
に簡単かつ堅牢なことが川る。
なお、第７図に示したセラミック・千ノブ−１’−トリ
アは外部接続端子５を有するり一ルス千ノゾキャリアで
あるが、ビアを有する一ｆ−ノブ４−ヤリアでもよく、
またリード匍１′５子を自゛４るセラミック・チップキ
ャリアにも適用出来ることは自明である。
アは外部接続端子５を有するり一ルス千ノゾキャリアで
あるが、ビアを有する一ｆ−ノブ４−ヤリアでもよく、
またリード匍１′５子を自゛４るセラミック・チップキ
ャリアにも適用出来ることは自明である。
更に付言すると、第５図に示したビア目群を１トとめて
、セラミックチップ基板Ｉのキャビティ２側より裏面側
に連続した太い焼結金属層を形成したらより有効である
ことは論をまたないが、実Ｉ’′！Ｉ。
、セラミックチップ基板Ｉのキャビティ２側より裏面側
に連続した太い焼結金属層を形成したらより有効である
ことは論をまたないが、実Ｉ’′！Ｉ。
」二、前述のタングステンやモリブデン等の金属粉末成
形体とセラミックの粉末成形体との焼成１時の収縮率は
著しく相違するので、実現イ石１Ｊ能でｉｊ）る。
形体とセラミックの粉末成形体との焼成１時の収縮率は
著しく相違するので、実現イ石１Ｊ能でｉｊ）る。
依って９本発明においては多数のビアＩ４の集合体とし
たものである。
たものである。
（ｇ＋ 発明の効果
以」二の説明から明らかなように１本発明によるセラミ
ック・千ノブキャリアに２１ツ導体隼■責回１／８ Ｊ
Ｌ：子を搭載すると、該素子に発生ずる多′ハをセラミ
’７り基板等の熱伝導率の低い月１′−１を介するので
なく。
ック・千ノブキャリアに２１ツ導体隼■責回１／８ Ｊ
Ｌ：子を搭載すると、該素子に発生ずる多′ハをセラミ
’７り基板等の熱伝導率の低い月１′−１を介するので
なく。
熱伝導率の、［ＩＩいビア群を介して、直接に発生熱を
り（部に導いて冷却処理出来るので、当該半導体集積回
路素子の（ｌｉＪＪ作安定と品質の向上が可能であるは
かりでなく、さらに１■密度実装を可能にするというリ
ノ果がある。またこの種の構造としては従来の例に比し
て簡単堅牢であり原価を低減出来るという利点もある。
り（部に導いて冷却処理出来るので、当該半導体集積回
路素子の（ｌｉＪＪ作安定と品質の向上が可能であるは
かりでなく、さらに１■密度実装を可能にするというリ
ノ果がある。またこの種の構造としては従来の例に比し
て簡単堅牢であり原価を低減出来るという利点もある。
第１図と第２図は従来のリードレスチップキャリアの構
造の一例を示す斜視図と断面図、第３図と第４図は従来
のリードレスチップキャリアの冷ＬＩ＋構造の例を示す
断面図、第５図と第（１図は本発明に基づくセラミック
・チップキャリアの一実施例の構造を〉１＜ず断面図と
裏面図１第７図は本発明にノ、（つくセツミック・千ノ
ブキャリアの一実施例にス・１する冷却手段の装着例を
示した断面図である。 図におい′Ｃ９１はセラミ’７り基板、２はキャビラー
イ、３は一゛１り導体集積回路素子、４ばボンディング
バノ１．５は外１１１も接続端子、６は接続部、７はポ
ンディンクリイー１・、８はＭｔ’！Ｂ、９． １５は
メタライジング層の接続ｇ＋＋、ｔｏは冷却コア、１１
は冷却フィＰン、］３は中紺部、１４はビアをそれぞれ
；ｌ＜す。 第 １１４ ６ 第 ３Δ １１０ 第 ２ 図 ＊Ｏｓ ４ ＋（１
造の一例を示す斜視図と断面図、第３図と第４図は従来
のリードレスチップキャリアの冷ＬＩ＋構造の例を示す
断面図、第５図と第（１図は本発明に基づくセラミック
・チップキャリアの一実施例の構造を〉１＜ず断面図と
裏面図１第７図は本発明にノ、（つくセツミック・千ノ
ブキャリアの一実施例にス・１する冷却手段の装着例を
示した断面図である。 図におい′Ｃ９１はセラミ’７り基板、２はキャビラー
イ、３は一゛１り導体集積回路素子、４ばボンディング
バノ１．５は外１１１も接続端子、６は接続部、７はポ
ンディンクリイー１・、８はＭｔ’！Ｂ、９． １５は
メタライジング層の接続ｇ＋＋、ｔｏは冷却コア、１１
は冷却フィＰン、］３は中紺部、１４はビアをそれぞれ
；ｌ＜す。 第 １１４ ６ 第 ３Δ １１０ 第 ２ 図 ＊Ｏｓ ４ ＋（１
Claims (1)
- セラミック・千ノフ゛キャリアの略中央部に半導体装（
１゛１回ｉ／＆素ｒを収納してなる半導体装置であっ−
（、該セラミック・チップキャリアを構成するセラミノ
クチノブ基板の１１１］記半導体集積回路素子を搭載す
る部引にチリシ伝導性の良いビアを設りると共に、外部
冷却手段と接続されるメタライジング層を形成したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175808A JPS6066842A (ja) | 1983-09-22 | 1983-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175808A JPS6066842A (ja) | 1983-09-22 | 1983-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066842A true JPS6066842A (ja) | 1985-04-17 |
Family
ID=16002592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58175808A Pending JPS6066842A (ja) | 1983-09-22 | 1983-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066842A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138439A (en) * | 1989-04-04 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US5721454A (en) * | 1995-12-20 | 1998-02-24 | Intel Corporation | Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug |
| WO1999049283A1 (de) * | 1998-03-23 | 1999-09-30 | Siemens Aktiengesellschaft | Träger für einen temperaturabhängigen widerstand |
| US6023098A (en) * | 1995-06-29 | 2000-02-08 | Fujitsu Limited | Semiconductor device having terminals for heat radiation |
| EP2071620A1 (en) * | 2007-12-12 | 2009-06-17 | Wen-Long Chyn | Heat sink having enhanced heat dissipation capacity |
| JP2023071204A (ja) * | 2021-11-11 | 2023-05-23 | Ｎｇｋエレクトロデバイス株式会社 | パッケージ |
-
1983
- 1983-09-22 JP JP58175808A patent/JPS6066842A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138439A (en) * | 1989-04-04 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6023098A (en) * | 1995-06-29 | 2000-02-08 | Fujitsu Limited | Semiconductor device having terminals for heat radiation |
| US5721454A (en) * | 1995-12-20 | 1998-02-24 | Intel Corporation | Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug |
| WO1999049283A1 (de) * | 1998-03-23 | 1999-09-30 | Siemens Aktiengesellschaft | Träger für einen temperaturabhängigen widerstand |
| EP2071620A1 (en) * | 2007-12-12 | 2009-06-17 | Wen-Long Chyn | Heat sink having enhanced heat dissipation capacity |
| JP2023071204A (ja) * | 2021-11-11 | 2023-05-23 | Ｎｇｋエレクトロデバイス株式会社 | パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JPS6373650A (ja) | 半導体装置 | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPH0917919A (ja) | 半導体装置 | |
| EP0516875A1 (en) | Module for electronic package | |
| JPS6318648A (ja) | 窒化アルミニウム回路基板 | |
| JPS6221249A (ja) | 半導体装置 | |
| US3644798A (en) | High-power integrated circuit ceramic package with metallic heat-conducting body | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JP3193142B2 (ja) | 基 板 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3328146B2 (ja) | 半導体装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPS5559746A (en) | Semiconductor device and its mounting circuit device | |
| JPS623984B2 (ja) | ||
| JPH04299849A (ja) | 半導体装置 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JPS645895Y2 (ja) |