JPS6066864A - Ｍｉｓ型薄膜トランジスタ - Google Patents
Ｍｉｓ型薄膜トランジスタInfo
- Publication number
- JPS6066864A JPS6066864A JP58176075A JP17607583A JPS6066864A JP S6066864 A JPS6066864 A JP S6066864A JP 58176075 A JP58176075 A JP 58176075A JP 17607583 A JP17607583 A JP 17607583A JP S6066864 A JPS6066864 A JP S6066864A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- layer
- film
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明（−１、薄膜トランジスタの４１９造に関するも
のであり、特に移動度と安定性の改善されたＭＩＳ（Ｍ
ａＴ；ａｌ工ｎｓｕ：ｔａｔｅｒ ＳＯ＋ｌ］ｉｌ：Ｏ
ｎｄ、ｕＣｌ；Ｏｒ ）７ｉｉｊ薄膜トランジスタ（Ｔ
ＰＴ ）に１矧する。
のであり、特に移動度と安定性の改善されたＭＩＳ（Ｍ
ａＴ；ａｌ工ｎｓｕ：ｔａｔｅｒ ＳＯ＋ｌ］ｉｌ：Ｏ
ｎｄ、ｕＣｌ；Ｏｒ ）７ｉｉｊ薄膜トランジスタ（Ｔ
ＰＴ ）に１矧する。
従来のＴ１１’Ｔとして、第１図に示すような逆スタガ
ー型のＭ 工３型Ｔ Ｆ Ｔを・１列Ｑことって述べる
、第１図は便宜上、不純物ドーグの、／１：いアモルフ
ァスシリコン（ａ−８ｉ） のｎチャンネルＴ Ｆ Ｔ
ｉｉ例として、その断面図を示すものである。透明基
板１上にモリブデン等のゲート２が形成され、８１０２
等のゲート絶縁Ｍ３を介してノンドープのａ−８ｉ４が
厚さ２０００〜４０００Ａで形成されソース電極７Ｉド
レイン電極８がｎのａ−８ｉ５゜６を介してａ−８ｉ４
に電気的接続を得るためアルミニューム等の金属で形成
されている。
ー型のＭ 工３型Ｔ Ｆ Ｔを・１列Ｑことって述べる
、第１図は便宜上、不純物ドーグの、／１：いアモルフ
ァスシリコン（ａ−８ｉ） のｎチャンネルＴ Ｆ Ｔ
ｉｉ例として、その断面図を示すものである。透明基
板１上にモリブデン等のゲート２が形成され、８１０２
等のゲート絶縁Ｍ３を介してノンドープのａ−８ｉ４が
厚さ２０００〜４０００Ａで形成されソース電極７Ｉド
レイン電極８がｎのａ−８ｉ５゜６を介してａ−８ｉ４
に電気的接続を得るためアルミニューム等の金属で形成
されている。
第２図は、°第１図に示したａ−９ｉＴＦＴの動作時（
チャンネル反転）のエネルギーバンド図である。チャン
ネル反転時にはゲートに正電圧が印加され、ゲート絶縁
膜を介してａ−８ｉ の表面には伝導帯の下端ＥＣ９価
電子帯の上端Ｋｖ、及びバンドの中央のエネルギーレベ
ルＥ１が下方に曲げられフェルミレベルＩＦが伝導帯の
下端Ｅｃへ近づき、黒点で示される電子が誘起されるよ
うな電界が印加されている。この様子は単結晶のＭ工Ｓ
トランジスタと同様である。しかしながらキャリアであ
る電子の移動度は単結晶の場合の５００〜１０００ （
ｃｔｌｙ’”Ｉ ＩＩ［１ｅＱ ）に比べてａ−８ｉの
場合、通常０．０５〜１ （ｔｙｌ／ｖ ＠ ｅｅｃ
）と小さく、そのためにトランジスタがＯＮした時の電
流も極めて小さくなる。この原因は以下のように考えら
ｆ’Ｌる。
チャンネル反転）のエネルギーバンド図である。チャン
ネル反転時にはゲートに正電圧が印加され、ゲート絶縁
膜を介してａ−８ｉ の表面には伝導帯の下端ＥＣ９価
電子帯の上端Ｋｖ、及びバンドの中央のエネルギーレベ
ルＥ１が下方に曲げられフェルミレベルＩＦが伝導帯の
下端Ｅｃへ近づき、黒点で示される電子が誘起されるよ
うな電界が印加されている。この様子は単結晶のＭ工Ｓ
トランジスタと同様である。しかしながらキャリアであ
る電子の移動度は単結晶の場合の５００〜１０００ （
ｃｔｌｙ’”Ｉ ＩＩ［１ｅＱ ）に比べてａ−８ｉの
場合、通常０．０５〜１ （ｔｙｌ／ｖ ＠ ｅｅｃ
）と小さく、そのためにトランジスタがＯＮした時の電
流も極めて小さくなる。この原因は以下のように考えら
ｆ’Ｌる。
ａ−８ｉｄａ−８ｉ膜自体、及びａ Ｓｉ 膜とゲート
絶縁膜界面に多数の構造欠陥や不ＡＪｌｉ物が存在しこ
れらが電気的には前記バンド間に局在準位として存在す
る。この事情はａ−８ｉＫ限らず多結晶シリコン、Ｔｅ
（テルル）、ＣｄＳθ（カドミウムセレン）でＴＰＴを
形成した場合も同様である。
絶縁膜界面に多数の構造欠陥や不ＡＪｌｉ物が存在しこ
れらが電気的には前記バンド間に局在準位として存在す
る。この事情はａ−８ｉＫ限らず多結晶シリコン、Ｔｅ
（テルル）、ＣｄＳθ（カドミウムセレン）でＴＰＴを
形成した場合も同様である。
水素化ａ−８ｉ の場合、この局在準位がＥＣから＋
６−３ − ＋ Ｅｉへ向けて１０ 〜１０ ｃｎ＋ ｅｖ 程度分布し
ている。このためＴＰＴのゲートへ′電圧が印ｊＪＩＪ
された時はａ−８ｉ 表面のフェルミレベルはｍｃ側へ
移動しにくく、結果として伝導帯へのキャリア電子の発
生は少なくなる。また局在亭位は伝導・；ＩＹ中の′電
子の長時間トラップとしても働くため移動度は小さくな
るのである。
６−３ − ＋ Ｅｉへ向けて１０ 〜１０ ｃｎ＋ ｅｖ 程度分布し
ている。このためＴＰＴのゲートへ′電圧が印ｊＪＩＪ
された時はａ−８ｉ 表面のフェルミレベルはｍｃ側へ
移動しにくく、結果として伝導帯へのキャリア電子の発
生は少なくなる。また局在亭位は伝導・；ＩＹ中の′電
子の長時間トラップとしても働くため移動度は小さくな
るのである。
このようにＭＴＳ型ＴＰＴのゲート絶縁膜は低温で形成
されるため良質のものが得らｉｚず、局在準位増加の一
因となっているが、更に、瞥往気・ｒｔ性の不安定性の
四回にもなっている。すなわちＴＰＴへのゲート電圧印
加に工っで、そのスレシシホールド電１■が増加し、ド
レイン電流が大幅に低下するという経ｕ６変化が発生す
るが、これはゲート絶縁膜、及びゲート絶縁膜界面の準
位の帯電状態の変化が主因と考えられでいるのである。
されるため良質のものが得らｉｚず、局在準位増加の一
因となっているが、更に、瞥往気・ｒｔ性の不安定性の
四回にもなっている。すなわちＴＰＴへのゲート電圧印
加に工っで、そのスレシシホールド電１■が増加し、ド
レイン電流が大幅に低下するという経ｕ６変化が発生す
るが、これはゲート絶縁膜、及びゲート絶縁膜界面の準
位の帯電状態の変化が主因と考えられでいるのである。
本発明は以上の点に鑑みてなされたもので、ゲート絶縁
膜に起因する準位の影響が少なくキャリア移動度の高い
＋Ａ工Ｓ ｑ Ｔ Ｆ Ｔを提供するものでゲート絶縁
膜に１４接するａ−８ｉ膜とそれより内部のｈ −Ｓ
ｉ膜でフェルミレベルが異なり内部のａ −８ｉ ｌｌ
＞！のフェルミレベルが高いことを主眼とする。
膜に起因する準位の影響が少なくキャリア移動度の高い
＋Ａ工Ｓ ｑ Ｔ Ｆ Ｔを提供するものでゲート絶縁
膜に１４接するａ−８ｉ膜とそれより内部のｈ −Ｓ
ｉ膜でフェルミレベルが異なり内部のａ −８ｉ ｌｌ
＞！のフェルミレベルが高いことを主眼とする。
以下図面Ｖこより本発明の詳細な説明する。第６図に本
発明のＭＩＳ型Ｔ ’Ｆ Ｔの実施例の断面図を７１ｅ
すもので、ソーダガラスあるいは石英などの透明基板１
上にモリブデン等の金属であるゲート２が形成され、５
ｉ０２等のゲート絶縁膜６を介してノンドープのａ−８
ｉ ｉｉｉ ４’、及びドナー不純物をドープしたｎ’
−ａ−８ｉ膜４が連続的に形成されている。
発明のＭＩＳ型Ｔ ’Ｆ Ｔの実施例の断面図を７１ｅ
すもので、ソーダガラスあるいは石英などの透明基板１
上にモリブデン等の金属であるゲート２が形成され、５
ｉ０２等のゲート絶縁膜６を介してノンドープのａ−８
ｉ ｉｉｉ ４’、及びドナー不純物をドープしたｎ’
−ａ−８ｉ膜４が連続的に形成されている。
そして、ソース電極７Ｉドレイン電極８がｎのａ−８ｉ
５，６ を介してａ−８ｉ４に１’［気的接続を得るた
めアルミニューム等の金属で形成されている。ノンドー
プミー８ｉ膜４′はゲート１兜縁膜６とｎ−ａ−８ｉ膜
４とのバッファ層のよう・士もので、その厚さは通常の
形成法（水素希釈のＳｉ）＋４グロー放亀のプラズマ分
解）で００２〜１．５ｎ■俵程度の成長レートであるか
ら膜厚の制御可能範囲である０、１ｎｍ上限は電子の導
電路全Ｈ−ａ−８ｉ膜４に形成する必要があり、その値
は表面のエネルギ、＜ンドの曲りの最大値の両側３ＫＴ
（Ｋ：ボルツマン定数、Ｔ：絶対温度）の距離にほぼ９
９９チのキャリアが存在するので、これを基準ニ１０ｎ
ｍ程度の値になる。′またノンドープａ−８ｉ ｉｌＱ
４’とｎ７ ａ −Ｓ ｉ膜４ ｆｉ通常、プラズマ
ＣｖＤによる前記方法で形成され、この場合同一チャン
バ内で真空を破ることなくガス系のきりかえだけで連続
的に形成することが可能でそれぞれの膜の界面で新たな
単位を発生することはなく、工程がふえることもない。
５，６ を介してａ−８ｉ４に１’［気的接続を得るた
めアルミニューム等の金属で形成されている。ノンドー
プミー８ｉ膜４′はゲート１兜縁膜６とｎ−ａ−８ｉ膜
４とのバッファ層のよう・士もので、その厚さは通常の
形成法（水素希釈のＳｉ）＋４グロー放亀のプラズマ分
解）で００２〜１．５ｎ■俵程度の成長レートであるか
ら膜厚の制御可能範囲である０、１ｎｍ上限は電子の導
電路全Ｈ−ａ−８ｉ膜４に形成する必要があり、その値
は表面のエネルギ、＜ンドの曲りの最大値の両側３ＫＴ
（Ｋ：ボルツマン定数、Ｔ：絶対温度）の距離にほぼ９
９９チのキャリアが存在するので、これを基準ニ１０ｎ
ｍ程度の値になる。′またノンドープａ−８ｉ ｉｌＱ
４’とｎ７ ａ −Ｓ ｉ膜４ ｆｉ通常、プラズマ
ＣｖＤによる前記方法で形成され、この場合同一チャン
バ内で真空を破ることなくガス系のきりかえだけで連続
的に形成することが可能でそれぞれの膜の界面で新たな
単位を発生することはなく、工程がふえることもない。
第４図はｎ”−ａ−８ｉ膜４ を形成するためＰ（リン
）ドープのためプラズマＯＶ Ｄ装［ηのチャンバ内−
＼流ずＰＨ３（フォスフイン）と５ｉＨ４（モノシラン
）のガスｂｌＬ ）＋を比とａ−８ｌ膜のフェルミレベ
ルＥＦとの関係を示すもので、伝２、り体の下！”４’
のエネルギーＥｃは一定であるからガス流１７を比によ
りＥＦがコントロールされ−Ｃいることがわかる。一方
、トランジスタはスイッチング動作をするためＶこＯＮ
、ＯＦＦの′電流比は一般に４桁以に必゛吏である。Ｔ
ＰＴは活性化電流で支配さカフ、例、えは弔４図でエネ
ルギー０−０．４ｅｖで杓４桁１１ｉ流が変化する必要
があり、ガス流址比（ｐＨ３／Ｓｉ Ｈ４） ｆｎｌｌ
６ Ｘ １０ 以下ＶＣｅ定する必要がある。第５１
イ１（ａ） 、 （ｂ）ｔま本発明のＭ工８型Ｔ Ｉ？
’ Ｔの・Ｉｉ＃ ｆ／Ｆを説明帽−ろためのエネルギ
ーバンド図で、叩想状ｊ″−リでゲート印加′覗圧が０
の時第５図（ａ）のようシＣＡ−Ａ’、線より左１１１
りのノンドープミー８１膜の伝導体の下端１ｊｉｃ、バ
ンドの中央Ｅｉ、価１匡子端の上端Ｅｖはゲートル色は
膜Ｖこ近い側で上方へ曲っており、相対的にフェルミレ
ベルｍｙは小すくすっている。ここでノンドープミー８
１膜のフェルミレベルＫＦがバンドの中央Ｅｊ、より−
Ｅ方にあるのはａ−８ｉ膜の一般的な測定の結果であっ
て、理想的にはバンドの中央也１と一致し、本発明のＭ
ＴＳ型ＴＰＴを得るためＫはバンドの中火ｔｒｉ より
下にあってもかまわない。Ａ −Ａ’ ＩＪの右１１ｉ
１１はｎ′″ａ ８Ｌ膜でドナー不純物であるＰドーピ
ングの結果フェルミレベルＩＦが相対的に大きくなって
いる。第５図（ｂ）（はゲートに正電圧を印加して伝導
体にキャリアである゛成子（黒点で示す）を誘起せしめ
導７（＃路を形成した場合で、バンドの曲りの様子は第
２図の従来の場合と異なり、ノンドーグ４−８１膜とｎ
ａ−１３１膜の界面Ａ−Ａ′線付近まで、伝導帯の下ｉ
ｍｃ ｌバンドの中央Ｅｉ、価成子帯の」二輪１ｖの下
方への曲がりが広がり、１【」１時に１（４起心子もゲ
ート絶縁膜とａ Ｓｉ膜の界面より、ａ−８ｉｌ１９の
深い所に分布している。またこのエネルギー分布のため
亀子のゲート絶縁膜方向に込ｊしては第２図の場合に比
べて減速ｉｉ界が生じていることがわかる。
）ドープのためプラズマＯＶ Ｄ装［ηのチャンバ内−
＼流ずＰＨ３（フォスフイン）と５ｉＨ４（モノシラン
）のガスｂｌＬ ）＋を比とａ−８ｌ膜のフェルミレベ
ルＥＦとの関係を示すもので、伝２、り体の下！”４’
のエネルギーＥｃは一定であるからガス流１７を比によ
りＥＦがコントロールされ−Ｃいることがわかる。一方
、トランジスタはスイッチング動作をするためＶこＯＮ
、ＯＦＦの′電流比は一般に４桁以に必゛吏である。Ｔ
ＰＴは活性化電流で支配さカフ、例、えは弔４図でエネ
ルギー０−０．４ｅｖで杓４桁１１ｉ流が変化する必要
があり、ガス流址比（ｐＨ３／Ｓｉ Ｈ４） ｆｎｌｌ
６ Ｘ １０ 以下ＶＣｅ定する必要がある。第５１
イ１（ａ） 、 （ｂ）ｔま本発明のＭ工８型Ｔ Ｉ？
’ Ｔの・Ｉｉ＃ ｆ／Ｆを説明帽−ろためのエネルギ
ーバンド図で、叩想状ｊ″−リでゲート印加′覗圧が０
の時第５図（ａ）のようシＣＡ−Ａ’、線より左１１１
りのノンドープミー８１膜の伝導体の下端１ｊｉｃ、バ
ンドの中央Ｅｉ、価１匡子端の上端Ｅｖはゲートル色は
膜Ｖこ近い側で上方へ曲っており、相対的にフェルミレ
ベルｍｙは小すくすっている。ここでノンドープミー８
１膜のフェルミレベルＫＦがバンドの中央Ｅｊ、より−
Ｅ方にあるのはａ−８ｉ膜の一般的な測定の結果であっ
て、理想的にはバンドの中央也１と一致し、本発明のＭ
ＴＳ型ＴＰＴを得るためＫはバンドの中火ｔｒｉ より
下にあってもかまわない。Ａ −Ａ’ ＩＪの右１１ｉ
１１はｎ′″ａ ８Ｌ膜でドナー不純物であるＰドーピ
ングの結果フェルミレベルＩＦが相対的に大きくなって
いる。第５図（ｂ）（はゲートに正電圧を印加して伝導
体にキャリアである゛成子（黒点で示す）を誘起せしめ
導７（＃路を形成した場合で、バンドの曲りの様子は第
２図の従来の場合と異なり、ノンドーグ４−８１膜とｎ
ａ−１３１膜の界面Ａ−Ａ′線付近まで、伝導帯の下ｉ
ｍｃ ｌバンドの中央Ｅｉ、価成子帯の」二輪１ｖの下
方への曲がりが広がり、１【」１時に１（４起心子もゲ
ート絶縁膜とａ Ｓｉ膜の界面より、ａ−８ｉｌ１９の
深い所に分布している。またこのエネルギー分布のため
亀子のゲート絶縁膜方向に込ｊしては第２図の場合に比
べて減速ｉｉ界が生じていることがわかる。
以上の説明で、ａ−８１膜はノンドープとｎ型のもので
説明してきたが、前述のフェルミルレベルの羊が出せる
ものであれば池の組み合せでも良く、Ｐ型とノンドープ
、及びＰ型とｎ型の組み合わせでも同（子に可能である
。また半導体膜ＩＩまドーヒ°ンクニよるＰｎ市り（卸
ｂ１１１目なものであればａ−８ｉｖＣ１覗られるもの
でなく多結晶シリコンなどであってもかまわない。
説明してきたが、前述のフェルミルレベルの羊が出せる
ものであれば池の組み合せでも良く、Ｐ型とノンドープ
、及びＰ型とｎ型の組み合わせでも同（子に可能である
。また半導体膜ＩＩまドーヒ°ンクニよるＰｎ市り（卸
ｂ１１１目なものであればａ−８ｉｖＣ１覗られるもの
でなく多結晶シリコンなどであってもかまわない。
以上、本発明によｔＬば、Ｍ工Ｓ型ＴＦＴの導゛亀ギヤ
リアが半導体膜の、Ｊ：、！１７深い所を流ｉ″Ｌるよ
うになり、Ｔ Ｆ’ Ｔ （１）特性を低下させている
大きな要因であるゲート哨・ψ膜Ｖこ起因する局在準位
の影響を１１（減せしめキャリアの移動度を高められる
とともＶＣ１走行ギヤリアが絶は膜界面へ達する距離が
長くなり、かつ減速・ｉｉ ’ｊ７− ＶＣより絶縁膜
界面のイｉ？電状ｊ１１すを変化ｕ−シめることが少な
くなりＭｆＳ型ＴＰＴの安定性の同上にもイ献すること
が＋Ｉｆ ｆｉｌｕである、４図＋ｌ＋ｉ （Ｄ １７
ｊ ｌ ｆｔ説明；１５１図は従来〕Ｍ ｉ Ｓ ！Ｓ
すｒ ＩＦ Ｔ ノミ４１’ｒ面１゛４、第２図（・ま
Ｍ工Ｓｊ〜シＴＦＴの動作を１悦明するためのエネルギ
ーバンド図、第６図は本発明のＭ工Ｓ型ＴＦＴの実施例
の断面図、第４図Ｃ」７エルミレベルＥＦとガス流量比
の関係を説明する図、第５１ｄ（ａ）は本発明のＭＩＳ
型ＴＰＴのエネルギーバンド図、第５図（ｂ）は本発明
のＭ工Ｓ型Ｔ Ｐ Ｔの導電路形成時のエネルギーバン
ド図である。
リアが半導体膜の、Ｊ：、！１７深い所を流ｉ″Ｌるよ
うになり、Ｔ Ｆ’ Ｔ （１）特性を低下させている
大きな要因であるゲート哨・ψ膜Ｖこ起因する局在準位
の影響を１１（減せしめキャリアの移動度を高められる
とともＶＣ１走行ギヤリアが絶は膜界面へ達する距離が
長くなり、かつ減速・ｉｉ ’ｊ７− ＶＣより絶縁膜
界面のイｉ？電状ｊ１１すを変化ｕ−シめることが少な
くなりＭｆＳ型ＴＰＴの安定性の同上にもイ献すること
が＋Ｉｆ ｆｉｌｕである、４図＋ｌ＋ｉ （Ｄ １７
ｊ ｌ ｆｔ説明；１５１図は従来〕Ｍ ｉ Ｓ ！Ｓ
すｒ ＩＦ Ｔ ノミ４１’ｒ面１゛４、第２図（・ま
Ｍ工Ｓｊ〜シＴＦＴの動作を１悦明するためのエネルギ
ーバンド図、第６図は本発明のＭ工Ｓ型ＴＦＴの実施例
の断面図、第４図Ｃ」７エルミレベルＥＦとガス流量比
の関係を説明する図、第５１ｄ（ａ）は本発明のＭＩＳ
型ＴＰＴのエネルギーバンド図、第５図（ｂ）は本発明
のＭ工Ｓ型Ｔ Ｐ Ｔの導電路形成時のエネルギーバン
ド図である。
１・・・透明基板 ２・・・ゲート
５・・ゲー；・絶縁膜
４′・・・ノンドープａ−８１，膜
４・・・ｎ−ａ−８ｉ膜
５ 、６−−−ｎ ａ−８ｉ膜
７・・・ンース電極
８・・・トノイン電極
以 上
出願人 株式会社 第二精工舎
代理人 弁理士最上 務
Claims (1)
- 【特許請求の範囲】 ゲート電極と、ンース及びドレイン電極と、前記ゲート
電＆に接して形成される絶縁膜と、前記絶縁膜に接しか
つその両端がそれぞれ前記ンース及びドレイン電極と接
する半導体層とからなり、Ｉ＃！３縁基板上基板上され
たＭＩＳ型薄族トランジスタにおいて、前記半導体）Ａ
が、前記ゲート絶縁膜に接する第一の半導体層と、前記
第一の半導体層に接する第二の・千尋体ノ４からなジ、
第一の半導体ＪｖＩのフェルミレベルが、湧二半導体層
のフェルミレベルより小さいことを特徴とするＭＩＳ型
薄膜トランジスタ。 （２）前記第一の半導体層が不純物をドープしてない半
導体）Ａであり、前記第二の半導体層がドナー不純物ド
ープの半導体層であることを特徴とする特許請求の範囲
第１項記載のＭＩＳ型薄膜トランジスタ。 （３） 前記第一の半導体層がアクセプタ不純物ドーグ
の半導体層であり、前記第二の半導体層が不純物をドー
プしてカい半導体層であることを特徴とする特許請求の
範囲第１項記載のＭＩＳ型薄ｊｐ。 トランジスタ。 （４）前記第一の半導体層がアクセプタ不純物ドーグの
半導体層であり、前記第二の半導体層がドナー不純物ド
ープの半導体！苗でちることを特徴とする特許請求の範
囲第１項記載のＭ Ｉ Ｓ型薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176075A JPS6066864A (ja) | 1983-09-22 | 1983-09-22 | Ｍｉｓ型薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176075A JPS6066864A (ja) | 1983-09-22 | 1983-09-22 | Ｍｉｓ型薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066864A true JPS6066864A (ja) | 1985-04-17 |
Family
ID=16007279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58176075A Pending JPS6066864A (ja) | 1983-09-22 | 1983-09-22 | Ｍｉｓ型薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066864A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593327A1 (fr) * | 1986-01-23 | 1987-07-24 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage |
| EP0166261A3 (en) * | 1984-06-27 | 1989-01-11 | Energy Conversion Devices, Inc. | Static field-induced semiconductor devices |
| US4979006A (en) * | 1988-05-30 | 1990-12-18 | Seikosha Co., Ltd. | Reverse staggered type silicon thin film transistor |
| US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
| US5101242A (en) * | 1989-02-17 | 1992-03-31 | International Business Machines Corporation | Thin film transistor |
| US5648663A (en) * | 1985-08-05 | 1997-07-15 | Canon Kabushiki Kaisha | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same |
| CN110034178A (zh) * | 2019-04-19 | 2019-07-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
-
1983
- 1983-09-22 JP JP58176075A patent/JPS6066864A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166261A3 (en) * | 1984-06-27 | 1989-01-11 | Energy Conversion Devices, Inc. | Static field-induced semiconductor devices |
| US5648663A (en) * | 1985-08-05 | 1997-07-15 | Canon Kabushiki Kaisha | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same |
| US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
| FR2593327A1 (fr) * | 1986-01-23 | 1987-07-24 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage |
| US4979006A (en) * | 1988-05-30 | 1990-12-18 | Seikosha Co., Ltd. | Reverse staggered type silicon thin film transistor |
| US5101242A (en) * | 1989-02-17 | 1992-03-31 | International Business Machines Corporation | Thin film transistor |
| US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
| CN110034178A (zh) * | 2019-04-19 | 2019-07-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849797A (en) | Thin film transistor | |
| US4823180A (en) | Photo-transistor in MOS thin-film technology and method for production and operation thereof | |
| JP3417072B2 (ja) | 半導体装置の製法 | |
| US4351856A (en) | Semiconductor device and method of manufacturing the same | |
| US5900646A (en) | Method of preventing deterioration of film quality of transparent conductive film a semiconductor device | |
| KR20120127318A (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| JPS633463A (ja) | 薄膜トランジスタの製造方法 | |
| JP3500157B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH03116875A (ja) | 薄膜電界効果トランジスタ及び薄膜電界効果トランジスタの製造方法 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| JPH0650778B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| CN109103203B (zh) | 一种cmos薄膜晶体管及其制作方法 | |
| JPS60105275A (ja) | Ｍｉｓ型薄膜トランジスタ | |
| JP3598121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JPH0521801A (ja) | 半導体装置 | |
| JP2523679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0562899A (ja) | 半導体薄膜の形成方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH04299571A (ja) | 薄膜トランジスタ | |
| JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100567273B1 (ko) | 박막트랜지스터 및 그 제조방법 |