JPS6068458A - キ−マトリクス制御回路およびそれを用いた超小型コンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はキーマトリクス制御回路およびそれを用いた
超小型コンピュータに関する。例えば、馬場玄弐著：最
新・電子デバイス事典（昭和５１年３月２０日発行）の
第１５〜１７頁には、記憶装置・制御装置・演算装置を
１つの半導体チップに搭載したマイクココ／ピユータ（
超小型コンビ−Ｌ−タ）のＣＰ　Ｕ　（Ｃｅｎｔｒａｌ
　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）が示されている
。

この発明における超小型コノピユータは、コンピュータ
を構成するための少なくとも中央演算制装置のだめの制
御回路が１つのプリント基板に実装され、さらにこのプ
リント基板上に、又はプリント基板外に制御信号入力手
段及び表示手段が付加されている構成のコンピュータで
あるとして説明される。

マイクロコンと称されている既知の超小型コンピュータ
は専用の機械命令信号によって制御され、また、周辺装
置のための適切な制御回路装置を持っていなかった。

このことにより従来既知の超小型コンピータは使用者に
対し、高度な知識と細心の注意とを要求していた。また
上記のように周辺装置のための適切な制御回路装置を持
っていないので、周辺装置に特殊なものまたは非常に制
限されたもの以外を使用しづらく、しかも使用者の熟練
した操作技術を要求していた。

超小型コンピュータは通常、比較的広い汎用性とするだ
めの最小の機能を持つ。それ故に使用に当って、使用者
が必要ならばシステムを拡張しなければならない。従来
既知の超小型コンピュータなかった。

したがって、この発明の第］の目的は、高速動作が可能
なキーマトリクス制御回路を提供することにある。この
発明の１つの目的は本格的な超小型コンビーータを得る
ことにある。

この発明の他の目的は入出力装置と補助記憶装置を装備
できる超小型コンビーータを得ることにある。

この発明の他の目的はプログラムのデバッグが効率的に
行なえる超小型コンピュータを得ることＫある。

この発明の他の目的はシステムの拡張が容易に行なえる
超小型コンビーータを得ることにある。

この発明の他の目的は広範な用途が可能な超小型コンピ
ュータを得ることにある。

この発明の他の目的は低価格な超小型コンピュータを得
ることにある。

この発明の他の目的は周辺装置の制御が芥易な超小型コ
ンビーータを得ることにある。

この発明の他の目的は、超小型の制御入力手段を備える
超小型コンピュータを得ることにある。

この発明の他の目的は、操作が容易な超小型の入力手段
を得ることにある。

この発明の他の目的は、制御入出力手段のため回路が簡
単化された超小型コンピュータを得ることにある。

この発明の更に他の目的は以下の説明及び図面から明ら
かとなるであろう。

この発明に従うと、特に制限されないが、超小型コンピ
ュータは、例えば７８の実行命令と７種のアドレシング
モードをもつ８ビツト処理を行なう１つの半導体チノグ
を使用したプロセッサ（中央演算制御回路）用のＬＳＩ
（大規模半導体集積回路、例えば製品名ＨＤ４６８００
の大規模半導体集積回路装置）と、周辺ＬＳＩ（メモリ
、ｌ１０（入出力）ポート等）等から構成されるコンピ
ータ本体と、入出力装置に相当する電卓ケース内蔵のポ
ケッタブルコンソールとから構成される。

めのプログラムメモリを持ち、コーーザのプログラム学
習が簡単になり、またシンボリック言語のためデパック
が効率的に行なえる。

今後この装置のこと馨トレー二／グモジュールと称する
。

本発明の一実施例に従うトレーニングモジュールの概要
を次に説明する。

トレーニングモジュールは、１つのプリント基板により
構成されるモジュール本体とこの本体に複数の配線忙よ
り結合され、電子式卓上計算機と類似な型のケースに内
蔵された複数のキートップと信号表示手段をもつボケツ
クプルのコンソールとからなる。このトレーニングモジ
ュールにはシステムの制御プログラムとしてのモニタ、
アセンブラがファームウェアとして標準装備されており
、このトレーニングモジュールの操作は上記のポケッタ
ブルコンソールのキー人力で行なわれる。キー人力に対
する応答は、表示手段として白字型の７セグメント及び
小数点表示セグメントを持つ８ふ〃４ンｋＩＡ耕ヂ、ク
トロン表示器１−に表示される。最大１４個の表示信号
は、人ないしＺの英文字、数字及び特殊文字で構成され
るいわゆるアルファメリンクである。このモジュールは
上記コンソールのキーからソースプログラムを入力し、
上記のデジトロン表示器で入力文字を確認じつつアセン
ブルすることができる。このトレーニングモジュールは
本体に例えば、オーディオカセントデッキとして製品化
されているテープデツキと全く同じ形式のデツキができ
るようにインタフェイスを装備している。したがって、
カセットテープからソースプログラムをアセンブルした
り、ソーステープの修正等も可能である。第１図にトレ
ーニングモジー−ルの外観図を示す。このトレーニング
モジュールは、プリント基板２上にＭＰＵ（Ｍｉｃｒ。

Ｐｒｏｃｅｓｓ　ｉｎｇ　Ｕｎ　ｉ　ｔ　）、ＲＡＭ（
Ｒａｎｄｏｍ　ＡｃｃｅｓｓＭｅｍｏｒｙ　）等を実装
したモジュール本体１と、これにフラットケーブル４に
より連結されるポケッタブルコンソール３とからなる。

第２図にモジュール本体１のブロック図を掲げ、第３図
に、ポケッタブルコンソール２のブロック図を掲げる。

第１図及び第２図においてそれぞれの構成は次のように
なっている。ＭＰＵはＬＳＩで構成されたセントラルプ
ロセノサ（中央演算制御回路）であり、次に説明するメ
モリ回路からの機械命令語にもとづいてメモリ回路及び
周辺装置のための制御回路を制御する。ＭＩはＬＳＩで
構成された制御用メモリ回路としての３２にビットＲＯ
Ｍ（読み出し専用メモリ）であり、モニタプログラムと
アセンブリプログラムがファームウェアとして入れられ
ている。、、Ｍ２は１２８バイトのＮチャンネル−ＭＯ
ＳＦＥＴ）ａ；使用したＬＳＩで構成されたＲＡＭであ
り、モニタプログラムを実行する際のワークエリアを構
成する。Ｍ３は、ＩＫ×４ビットのＮ−ＭＯ８ＬＳＩの
６個からなる一ＲＡＭであり、ユーザのたぬのプログラ
ムエリアを構成する。ＰＩＡＩはＬＳＩに構成されたパ
ラレル■１０（入出力）ボート本体１とポケッタブルコ
ンソール３とのインタフェイス用に使用される。Ｃ１は
２６ピンコネクタであり、ポケッタブルコンソール３か
らのフラットケーブル４と本体ｊとを結合するために用
いられる。ＡＣＩＡはＬＳＩＫ構成されたシリアルＩ１
０ボートであり、カセットテープデツキインクフェイス
回路工０とシステムバスとを連結するのに使用される。

ＳＢはシステムバスであり、アドレスの１６ライン、デ
ータの８ライン及び、Ｒ／Ｗ（読み出し／書き込み）制
御ライン等により構成される。工０はカセノトテープデ
ノキ等の磁気テープ記録手段に変調された情報を入力す
るため及びその記録手段からの変調記録情報を復調する
ためのＬＳＩに構成された変復調回路である。ＣＰＧは
クロック信号を発生させるための発振回路を構成するＬ
ＳＩであり、ＣＲは上記発振回路のための水晶振動子で
ある。ＣＴはＬＳＩに構成されたカウンタによる分周回
路であり、タイマ割込みのためのクロック信号（１，２
ＫＨｚ）、及びカセノトテープデノキに情報を書き込む
際に使用されるクロック信号（１，２ＫＨＺ。

２．４　ＫＨｚ　、　４．８　ＫＨｚ　）を発生する。

ＴＲは１命令トレース割込み発生回路であり、ＭＰＵに
ＮＭ　Ｉ　（Ｎｏｎ　Ｍａｓｋ　−ａｂｌｅ　Ｉｎｔｅ
ｒｒｕｐｔｉｏｎ　）割込みなする。ＢＤばＬＳＩに構
成されたトライステート・バスドライバであり、論理値
１．０状態の信号を出力し、第３の状態で論理値１．０
の状態の信号を入力する。このドライバは信号に対し、
双方向性であるので拡張システムを付加する際にこの拡
張システムを本体Ｊのアドレスバス、データバスに連結
する時の双方向バスドライバとして使用される。

ＰＩＡ２ばＬＳＩに構成されたパラレルＩ１０ボートで
ありプリント基板２の端子Ｃ２を通してユーザが使用す
るＩ１０ポートである。

ＲＭはカセノトテープデノキのスタート／ストップをリ
モート制御するためσ）リモート制御回路である。この
制御回路は第１図より明らかなように、プリント基板上
に２側設Ｕ“られており、それ故に２台のカセットデツ
キのスタート／ストップを制御する。

Ｃ２はプリント基板２により構成された１００ビンコネ
クタであり、拡張システムとするときにカードケージの
受側コネクタに差込み可能なよ５にされているう Ｊｌはテープデツキへ入力信号を入力するためのジャッ
ク、Ｊ２はテープデツキからの出力信号を受けるジャッ
クである。

Ｊ、はジャックＪ１に対応したテープデツキをリモート
コントロールするためのジャック、Ｊ４はジャックＪ２
に対応したテープデツキをリモートコントロールするた
めのジャックである。

ＰＴはプリント基板２に取りつけられた電源端子であり
十端子５と一端子６を有する。

次にボケゾタブルコ７ンール３の各ブロックの説明をす
る。

ＳＤはセグメントドライバであり、パラレル１１０ＰＩ
ＡＩからの８本の信号線ＰＡＯないしＰＡ７に転送され
た表示セグメントパターン信号により表示管ＤＳＰを駆
動する。

ＤＳＰは１桁当り口字型に配列された７個の表示セグメ
ントと１個の小数点表示セグメントを有する１４桁８セ
グメント発光表示管である。

ＤＣは、本発明にかかわる４−１６ライン・デー　トＰ
　Ｉ　Ａ　１からの４本のイど分線ＰＢ（ｌないしＰＢ
４におけるパラレル４ビツトから成る表示桁情報をデコ
ードし、表示の桁セレクト及びキーボードＫＢの６列の
スキャン信号を作る。

ＲＤは表示桁セレクト用ドライバであり、表示管の１桁
と１対１対応に設けられ上記デコーダＤＣからの桁選択
信号を受り゛て表示管の対応する桁をドライブする。

ＫＢは６×８キーボードマトリツクスであり、図示しな
いが８本の行導体と６本の列導体とケ有し、行導体と列
導体との交点にキートップによりこれら行導体と列導体
の相互？接続する接点を持つ。６本の列導体は上記のよ
うにデコーダＤＣの６本の出力線にそれぞれ接続される
。

ＥＣは８−エンコーダでありキーボードＫＢの８行ライ
ンからの行情報をエンコードし、３ビツト構成のキーエ
ンコード信号及び１ビツト構成のキー操作表示信号を出
力する。この計４ビットの信号はパラレルＩ１０ボート
ＰＩＡＩの出力端ＰＢ４ないしＰＢ６およびＰＢ７に転
送される。

ＳＶＲはスイッチング・ボルテージ・レギュレータであ
り蛍光表示管駆動用回路の電源（２７Ｖ）となる。

上記のトレーニングモジュールは次のような特徴を有す
る。

（１）　同一プリント基板２上の３２にピストマスクＲ
ＯＭＭ、にアセンブラをファームウェア化したこ“と−
で、従来のようなアセンブラ紙テープのローディング無
しに直ぐにアセンブルすることが可能である。さらにこ
のＲＯＭＭ、によるアセンブラにより〜ボケッタブルコ
ンンーＡ／３のキーからキー人力されたンースプログラ
ムをＲＡＭメモリ上に直接にオブジェクトプログラムと
して入力することができる。

したがってプログラム変換に要する労力が不要である。

また、シンポリンク言語が使用されるのでプログラム入
力及びそのデバツグが非常に簡単である。

（２）コンソール３は本体１より機械的に分離されてお
り、フラットケーブル４により本体１に電気的に結合さ
れている。フラットケーブルは複数本の平行導体をプラ
スチックからなる絶縁拐料により一体成形してつくられ
たものであり、フレキシブルである。コンソール３は本
体工に対し移動可能である。コンソールは周知の電子式
卓上計算機と類似なケースにおいて構成され、また上記
のように本体１から機械的に分離されていることから掌
上で操作が可能であり、操作性が優れている。

このコンソール３はまた、従来のテレタイプコンソール
と同様なアルファメリック文字のキー人力が可能であり
、テレタイプライタより低価格である。

このコンソール３はさらに、第１図及び前記説明から明
らかなように、同一ケース内に１４桁表示管（又は素子
）を備えていることにより、信号入力のためのキーと最
も接近した位置で入力信号及びモニタ時等における本体
１内部の情報を表示させることができる。従ってキーの
操作にもとづく表示内容の確認が容易である。

（３）同一プリント基板２上での制御回路とジャックに
よりオーディオカセノトテープデノキとして商品化され
ているカセットテープデツキ２台をそれぞれ読み込み専
用と書き込み専用として、又は１台のオーディオカセッ
トデツキを補助記憶装置として利用することができる。

さらにカセットテープデツキに設けられたマイクリモー
ト端子を利用してオーディオカセットデツキのスタート
／ストップのプログラム制御が可能であり、このように
大型計算機用の磁気テープ記憶装置と類した使用が可能
である。

（４）、：（７）トレーニングモジュールは、トレーニ
ングモジー−ル本体にコネクタＣ２が設けられているの
でカードケージにトレーニングモジュール本体と拡張用
ボードを差し込むだけで、容易に拡張システムとするこ
とが可能である。

カードケージは、４カード（基板）差し込み可能で、そ
れらをコモンバスで連結するような構造を成している。

拡張用ボードとしては、ＲＡＭメモリ拡張ボーード、Ｆ
ＤＣ（Ｆｌｏｐｙ　Ｄｉｓｃ　Ｃｏｎｔｒｏｌ　）ボー
ド、ＤＭＡ　Ｃ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃ
ｅｓｓ　Ｃｏｎｔｒｏｌ　）ボード、ＣＲＴ　Ｃ（Ｃａ
ｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ　Ｃｏｎｔｒｏｌ）ボー
ド等を使用することができ、これらのボードには、ＨＴ
　Ｐ　（Ｈｉｇｈｓｐｃｅｄ　Ｔａｐｅ　Ｐｕｎｃｈｅ
ｒ　）インタフェイス、Ｐ　Ｔ　Ｒ（Ｐａｐｅｒ　Ｔａ
ｐｅ　Ｒｅａｄｅｒ）インクフェイス、Ｔ　Ｔ　Ｙ　（
Ｔｅｌｅ　ｔｙｐｅ　）インタ７エイス等も同時に組み
込まれる。

第４図傾拡張システムの例を掲げる。図中の３（カード
ケージ）Ｋ、１（トレーニングモジー−ル）及び４（拡
張ボード）を差し込み、２（ポケッタブルコンソール）
、５（フロッピディスクドライブ）、６（テレビ）、７
（テレタイプライタ）が接続されている。

（５）プリント基板２上に１コネクタＣ，、Ｃ，と独立
に電源配線のための端子ＦＴが使用されている。

この構成により、Ｃ２のような多端子コネクタに対する
高価な受側コネクタを使用しなくても、第１図図示のよ
うな本体１とコンソール３のみを使用可能である。

この発明の実施例によると、プリント基板２に前記のよ
うに補助記憶装置として使用するオーディオカセットデ
ツキのためのジャックが設けられ、このジャックを介し
てこのカセットデツキのスタート／ストップのリモート
制御が行なわれる。

従来、オーディオカセットデツキを補助記憶装置として
使用する場合、このカセットデツキのスタート／ストッ
プのタイミングを考慮してカセットデツキの操作ボタン
と超小型コンビコータのボタン又はキーを同時に手操作
する必要があった。

この方式にしたがうと、リモート制御を行なったことに
より、このような煩わしさはない。

この方式の一つの着眼点は、オーディオカセットデツキ
に設けられているマイクリモート端子を利用し、そのス
イッチングをリードリレースイッチで行なわせたことで
ある。

上記のリードリレースイッチがプリント基板２内の他の
回路から電気的に絶縁され、またその接ＡＦ−Ｑｌ、ｒ
ンＡ；ｈ２コ、ノ’８１５ｇ／７”＋−一１１；；・「
ｆ−１１−ｍ−＝、・４１’１ｌｌＲ［ｌ’？？ｌ、ｌ
−ｒ″）−ｙ−＝−＋−デイオカセントデッキのモータ
電源の電圧レベル及び極性に無関係にスタート／ストッ
プのスイッチングが可能となる。

さらに、スタート／ストップのプログラムによる制御が
可能であることから、オーディオカセット磁気テープ上
にデータのブロック化が可能となる。

前記のように、テープデツキのスタート／ストップ制御
のために、制御回路ＲＭが使用される。

この制御回路ＲＭの詳細を第５図に示す。

第５図で、ジャックＪ３にリードリレーの接点ＳＷが並
列摘要されている。スイッチのオンオフの機構は次のと
おりである。

リードリレー３のコイルＬがバッファ増幅回路としての
インバータ２により駆動される。インバータ２は、Ｄ型
エソジトリガフリノブフロノプＪの出力Ｑによって駆動
される。

フリップフロップ１のデータ入力端子りにはスタート／
ストップ状態信号が入力し、クロック端子ＣＰにはスタ
ート／ストップのタイミングな決めるためのタイミノグ
信号が入力する。

したがって、端子りが高信号レベルのときにクロック端
子ＣＰに信号の立上りがくると、出力端子Ｑは高信号レ
ベルとなり、図中のリードリレー３のコイルＬへの入力
はインバータ２により低レベルとなる。・この状態では
、スイッチＳＷはオフ状態である。

逆に入力端子りが低信号レベルのときにクロック端子Ｃ
Ｐに加えられる信号が立上るとスイッチＳＷはオフ状態
となる。

本発明に従うと、減少された配線数でしかも特別な制御
信号を得るための複雑な回路を使用することなく、コン
ソール３からのキー人力を本体１に送ることができる。

従来、キーマトリックス（ＸラインとＸラインとからな
る）の押されたキーから、キーコードを作成する場合、
Ｘラインを全て論理０にした状態でＸラインに接続され
ているマルチプレクサ−（デコーダ付き）？順次セレク
トしてゆき、押されているラインと一致した時に、マル
チプレクサ−の出力が論理Ｏとなることを利用して先ず
Ｘラインを走査していた。そのときのセレクト情報（Ｘ
ライン情報）を記憶すると同時にマルチプレクサ−ＶＣ
も出力していた。次にＸラインン論理０信号で順次セレ
クトして行き、マルチブレフサ−の出力が論理Ｏになっ
たときのセレクト情報（Ｘライン情報）と先に記憶して
いたセレクト情報（Ｘライン情報）を合せて１つのキー
コードを作成していた。

この方式は、ＸラインとＸラインの情報を別々にセレク
トするため、回路が複雑となる欠点がある。また２つの
セレクト情報からのキーコードの作成を計算機のソフト
ウェア、すなわち演算処理で行なう場合にもソフトが複
雑如なるという欠点がある。

この発明のトレーニングモジュールにおけるボケツタグ
ルコ／ソールのキー人力方式は、従来マルチプレクサ−
に接続されて℃・たＸラインを、マルチプレクサ−の代
りにエンコーダに接続し、ノ飄−ドウェア規模の削減お
よびソフトウェア規模の削減を達成した。

これ？第６図により説明する。

モジュール本体１（図示しない）とコンソール３とは配
線β１ないしｅ８により接続され、コンソール３はデコ
ーダＵＩ、エンコーダＵ２及びキーボードＫＢを含む。

デコーダＵ、は、４つの入力端子ＡｔｘいしＤを持ち、
本体１からＴ。ないしＴ、の４ビツトの２進信号を受け
る。このデコーダは１６個の出力端子を持ち、線１１ｏ
ないしＡ２．に選択的に論理０の信号を出力する。例え
ば入力線β１ないし看。が論理１０００なら、出力線Ｊ
ｉｔ＋ｏかいしｌ□のうち、線看、。だけが論理０とな
り、他は全てｌとなる。

同様に入力が０１００なら、出力線１１□のみが論理Ｏ
となる。

キーボードＫＢは６本のＸライン１３１ｏ乃至Ａ＋ｅと
８本のＸライン６、。乃至看３８とを有し、夫々のＸラ
インとＸラインの交点に接点Ｃｎを持っている。従って
接点数は６×８個である。夫々の接点Ｃｎはキーボード
のキートップＫＰ（第１図参照）により操作される。操
作されたキートップＫ　Ｐに対応したＸラインとＸライ
ンが接点Ｃｎにより接続される。

Ｘラインβ、０乃至に１６はデコーダＵ１の出力端子に
接続されている。Ｘライン１３３ｏ乃至β３８は、夫々
抵抗Ｒ０乃至Ｒ８ｙｔ介して電源に接続されている。従
って、キー接点Ｃｎが開放されているならば、対応する
Ｘラインは論理値１に対応する電位に維持されている。

エンコーダＵ２は８個の入力端子０乃至７と４個の出力
端子Ａ乃至Ｃ及びＧ３を持っている。このエンコーダの
出力端子ＧＳは、８個の入力端子のいずれか１個に論理
Ｏの信号が入力した場合、論理０の信号を出力し、全て
が論理１の入力信号のときに論理ｌの信号を出力する。

従って出力端子ＧＳには８個の入力端子を入力とするエ
ンコーダＵ２内の実質的なＡＮＤ回路（図示しない）に
よって決まる出力が加えられる。

エンコーダＵ２の残りの出力端子Ａ乃至Ｃにはその８個
の入力端子Ｏ乃至７の信号を２進数に工ンコードした信
号が加えられる。例えば入力端子０乃至７の論理が１０
００００００なら出力端子Ａ乃至Ｃは１００となり、ｏ
ｉｏｏｏｏｏｏなら０１０となり、同様に００００００
１０なら１１１となる。

以上の説明から明らかなように、キーボードＫＢのＸラ
インはデコーダにより選択され、それ故に本体１からの
配線（３１乃至１４における２通信号により走査される
。キートップＫＰの操作により、このキートップＫＰに
対応するＸラインに論理Ｏの信号が加わったときのみ対
応するＸラインに論理０の信号が出力する。

従って、”ｏ”信号がでるＸラインは、キーが押されて
いるラインであり、このＹライン情報をエンコーダＵ２
でエンコードしてＴ４乃至Ｔ７の２進のＹライン情報を
得ることができる。この時ＧＳ端子即ちＴ７は０″とな
り、Ｔ７が′０″か”　］　”かでキーが押されている
かどうかが判断される。従って、本体１内においてＸラ
インのスキャン毎ＫＴヮを読み、Ｔ、が０″となった時
のＴ。−Ｔ、の送信２進情報とＴ４〜Ｔ６の受信情報と
から一度にキーコードを作成することができる。

この例では、Ｔｏ乃至Ｔ６の情報を演算処理することに
よって操作したキーに対応するキーコードを得ているが
、必要ならばＴ。乃至Ｔ６を受けるエンコーダによって
６Ｘ８種のキーコードを作成することも可能である。

この例では、以上の説明から明らかなように、４８種の
キー情報の入力のために本体１とコノソールとの間の配
線はＴ。乃至Ｔ、及びＴ７の８本ですむ。

上記のキー人力方式は、コンソール３に特別なタイミン
グ制御及びそのための複雑なタイミング発生回路等を必
要としない。

この発明の実施例によると、補助記憶装置として使用さ
れるカセノトテープデノキのために改良された再生方式
が提供される。

テープデツキにおける情報の記録は周波数変調方式によ
り行なわれる。例えば論理Ｏの信号はテープデツキにお
ける周波数１．２ＫＨｚの信号と対応し、論理１の信号
は周波数２．４ＫＨｚの信号と対応する。

従って、テープデツキへの情報の書き込みは論理回路か
ら周波数変調回路を介して行なわれ、テープデツキから
の情報の読み出しは論理回路へ周波数復調回路を介して
行なわれる。

従来の復調方式はテープデツキより再生された周波数変
調データ相互の時間間隔を予め設定された時間長と比較
することにより２．４　Ｋ　Ｈｚか１．２ＫＨｚかに区
別している。しかし乍らこの方式は入力テープデツキの
機械的特性によって起る再生変調信号のデユーティ比過
変化、あるいは周波数の変動に弱いという欠点がある。

これらの欠点は以下実施例で説明するような本方式によ
り除去される。具体的実施例の回路を第７図に示し、そ
のタイムチャートを第８図に示す。

第７図において、テープデツキからの再生信号ハシャソ
クＪ、を介して抵抗Ｒ４，コンデンサｃ３からなる低域
フィルタに入力される。上記低域フＲ６乃至Ｒ８からな
るバイアス回路によりバイアスを受ける増幅回路Ａｒｒ
ｌｐに入力され、インバータＩＮＶ、により正弦波から
矩形波に変換される。

テープデツキでの記録信号が論理Ｏ又はｌに応じ、１．
２ＫＨｚ又は２．４ＫＨｚの周波数とされており、イン
バータＩＮＶ、の出力信号ははＷｌ、２ＫＨｚ又はほに
２．４ＫＨｚの周波数をもつ。

インバータＩＮＶ、の出力はＤａミツリップフロップ、
乃至Ｆｓ　ｌナントゲートＧ１およびＧ２１力ウンタ回
路Ｆ４及びＦ、からなるデジタル式フンショット回路と
、Ｄ型フリソゲフロップ回路Ｆ６とカウンタ回路Ｆ７　
、ナントゲートＧ４．ノアゲーＩＧ、、アンドノアゲー
トＧ、及びインバータＩＮＶ、からなる読み出し時間設
定回路とに入力される。

上記のデジタル時間設定回路において、Ｄ型フリップフ
ロップＦ、乃至Ｆ、はクロック端子Ｃ１の信号の立上り
で入力端子りの入力を読み込む構成とされている。フリ
ップフロップＦ１及びＦ２はクロック端子Ｃ９にテープ
デツキからの１．２Ｋ　Ｈｚ又は２．４ＫＨ２信号に対
し非常に周波数の高い３０７．２ＫＨｚ信号を受けてい
る。フリップフロップＦ１は、インバータＩＮＶ、の出
力が論理１となっている期間とはｙ同じ期間内に出力端
子Ｑに３０７．２ＫＨｚのパルス信号を出力し、フリッ
プフロップＦ、は１クロック時間遅れて逆相出力端子Ｑ
に３０７．２ＫＨｚのパルス信号を出力する。フリップ
フロップ回路Ｆ１及びＦ２の出力Ｑ、Ｑにより、ナント
ゲートはインバータＩＮＶ。

の立上り時刻とはｙ一致する時刻から１クロック時間だ
け論理０となる出力を発生し、これ以外の時間に論理１
の出力を発生する。ゲートＧ２の出力はカウンタＦ４　
、Ｆ、のためのイニシャライズ端子ＬＫ加えられる。

フリップフロップＦ３のＤ端子には論理１の電位”ｖｃ
ｃ”が加えられており、ＣＰ端子にはフリップフロップ
Ｆ１の出力Ｑが加えられる。リセット端子Ｒへの信号（
後述する）によりリセット状態にあったフリップフロッ
プＦｓは、フリップフロップＦ、の出力を受けることに
より、インバータＩ　Ｎ　Ｖ　＋の信号の立上りからは
Ｖ１クロック時間遅れて論理１の出力を出力端に生ずる
。

フリップフロップＦ、の論理１の出力によりカウンタＦ
４にはゲートＧ１を介して３０７．２ＫＨ２の信号が加
えられる。

カウンタＦ、、Ｆ、は】６進カウンタから構成され、１
，２，４．８の重みをもつ制御ゲー）Ａ乃至りをもつ。

Ａ乃至りの接地によりＦ４はＪ６進カウンタであり、Ｃ
及びＤの接地によりＦ、は１２進カウ／りである。その
結果、カウンタＦ。

はＦ３の出力が論理１となってから６２５μｓ後にキャ
リーを発生する。このキャリーによりインバータＩＮＶ
、を介してフリップフロップＦ、。

カウンタＦ４　、Ｆ、にリセットがかかる。

上記カウント時間は、２．４　Ｋ　Ｈｚ信号の１周期の
１．５倍の時間に相当する。

テープデツキからは、Ｆ２．４ＫＨｚ信号が再生されて
いる場合、カウンタＦ、からキャリーが発生する前にゲ
ートＧ２からカウンタにイニシャライズ信号が加えられ
、カウンタ内容がクリアされるのでフリップフロップＦ
３にはリセット状態が加えられない。

テープデツキから入力するはｒｌ、２ＫＨ２の信号に対
してはカウンタ時間内に上記ゲートＧ２からロード信号
が発せられないので、フリップフロップにはカウンタＦ
、からりセントが加えられる。

その結果、フリップフロップＦ、は、テープデツキから
の出力信号により第８図のような信号を発生する。

フリップフロップＦ６は、フリップフロップＦ。

の出力ＱをＤ端子に受け、インバータＩＮＶ、の出力を
クロック端子ＣＰに受けるので第３図のような信号を出
力端子Ｑに出力する。

フリップフロップＦ６の出力は磁気テープに記録された
信号の論理０，１に復調された信号である。

１．２，４．’８０重みの出力端子ＱＡ　＋ＱＢ　＋Ｑ
ｃ　、ＱＤをもつカウンタＦ？とそれに付属する各種ゲ
ート回路は、タイミングクロックＲＸＣを発に変換され
たフリップフロップＦ、ｌからの出力信号ＲＸＤの読み
出し時間を規定するために使用される。

上記のようなサンプリングに使われるデジタル式ワンシ
ョットは、従来のＣＲ式ラワンショット比べて１０倍以
上の精度のパルス中を出力することができる。

本発明の実施例に従うと、コンソール１においてアルフ
ァメリックの表示のために改良された表示法が採用され
る。

従来、７セグメントのＬＥＤ（発光ダイオード）や蛍光
表示管では、０〜９．Ａ−Ｆまでしか表示していなかっ
た。この１６進数表示だけでは、例えばアセンブラソー
スステートメントの表示等ができず不便であった。英数
字を表示できるものとして、５Ｘ７ドントマトリクスタ
イプの表示器等が存在するが、デコード回路等が必要で
ある等ハードウェアが複雑になり、しかも表示素子自体
高価になるという欠点があった。

本発明の実施例によるトレーニングモジュールでは、電
卓等の表示として広く利用されている７セグメント表示
を利用してアルファベット、数字。

特殊文字を表示させることができる。表現しようとして
いる記号にできる限りにかよったセグメントバクーンを
その記号表現とする。

この７セグメ／）Ｋよる英数字、特殊文字表示器の最大
の利点は次の通りである。

（１）表示素子が安価である。

（２）表示用外部回路が簡単である。つまり１バイトの
表示データから直接セグメントパターンを作ることが可
能である。

（３）表示素子が小型である。

７セグメントによるアルファベット、数字、特殊文字の
具体的な表示法が第９図に示し、である。

各ますの上段は表示内容のアルファベット、数字。

特殊文字を示し、下段は夫々に対応する７セグメント表
示法である。なお、参考までにドツト付き７セグメント
も同時に示しておく。

本発明の実施例におけるポケッタブルコンソールのキー
は操作性良く配列されている。従来のキー配列はアルフ
ァベットキーの配列がランダムであり、しかも数字キー
（これは０〜９までは小さい数から大きい数へ規則的に
並んでいる。）との間にも配列上の考慮がなされていな
い。従ってキー配列になれるまで押そうとするキーをさ
がすのに時間がかかるという欠点があった。本発明のポ
ケッタブルコンソールで採用したキーの平面を第１０図
に示す。

このキーは化粧板４と、この化粧板４に設けられた複数
の孔の部分で露出するキートップを有する。キートップ
５には入力と対応する記号が形成されており、又化粧板
には更に他の記号が印刷されている。キートップの配列
は同図に示すように左上から順に数字を増大順に、次忙
アルファベント文字を辞書と同様にＡＢＣ順に並べてい
る。。

この配列は、人（オペレータ）が日常生活ですでにきれ
ている順でキー配列がなされている点と、数９の次にア
ルファベットＡ、Ｂ、Ｃと並んでいることから１６進数
のキー操作を容易にしている。

これはコンピュータ使用時には、１６進数が多用される
ことからも大ぎな利点といえる。更にポケッタブルコン
ソールのキーの色は、１６進数（０〜９．Ａ〜Ｆ）とり
セント等のファンクションキーが、他のキーと色分け（
後述する）されていることから、キー検索が容易にされ
ている。

第１０図の■のよ５に斜線の入ったキ一群は、キートッ
プがライトブルーで文字は黒、■のようなキ一群はキー
トップが白で文字は黒である。又化粧板上には上記のよ
５に特殊文字が印刷されており、これらの文字を含める
とキーにはＡ、　Ｓ　ＣＩ工文字が全て包合されている
。

次に、本発明の実施例に係る超小型コンピュータにおけ
るその他の機能的特徴を述べる。

アボード割込みとタイマ割込みについて；製品名ＨＤ４
６８００．のＭＰＵには、ＮＭＩ（Ｎｏｎ　Ｍａｓｋａ
ｂｌｅ　Ｉｎｔｅｒｕｐｔｉｏｎ　）とＩＲＱ（Ｉｎｔ
ｅｒｕｐｔ　Ｒｅｑｕｅｓｔ　）の二種類の割込みがあ
る。

ＭＰＵ０）ＮＭＩ端子に立上り波形の信号が入ると必ｆ
ＮＭＩ割込み処理サブルーチンにＭＰＵの処とＭＰＵ内
のレジスタ（状態を示すレジスタ）のマスクビットが”
０”のときＩＲＱの割込み処理ルーチンにＭＰＵの処理
が移る。このよう姥、アボード割込みとタイマ割込みは
夫々ＮＭＩ割込とＩＲ’Ｑ割込乞利用している。

第１２図の（１）に示したように、アボード割込みは、
キーボード（ＫＢ）のＡＢキーから手でキーインされた
信号を一旦ＰＩＡのＣＡＩ端子に入力し、ＩＲＱＡ端子
よりＭＰＵのＮＭＩ端子に出力している。ＣＡＩ端子に
信号が入るとＰＩＡのレジスタＣＡＩに対応するビット
が１”　となり、このフラグをモニタが判断してＩＲＱ
Ａ端子に対応するレジスタのビットな”　ｏ　”　（通
常は°゛１　”としておく）とし、ＮＭＩ割込を発生さ
せる。一方、第１２図の（２）はタイマ割込みを示すが
同図からも判るように、第２図のＣＴブロックから発生
する１、２ＫＨｚのり０ツクはＰＩＡのＣＢＩ端子に入
力されている。ＣＢＩ端子も上記ＣＡＩ端子と同様、レ
ジスタに対応するビットをもっている。

ピントは１”となり、プログラムの判断でＩＲＱＢ端子
よりＩＲＱ割込みをさせる。

従来、ＮＭＩ割込みは割込みを禁止できないため、シス
テムの電源異常等の最優先割込みに対してだけ使用され
ていた。

上記したように、本発明の実施例ではアボード割込みを
一旦ＰＩＡを経由してＮＭＩ割込みを行なわせたことで
、モニタによってＭＰＵのＮＭＩ端子への割込みを禁止
したり、タイミングを遅らせたりすることが可能となっ
た。

この方式によれば、本システムのタイマ割込みが生じ、
タイマ割込み処理（割込みが生ずるとカウントする）の
間、アボード割込みを受けつけずタイマ処理終了後に始
めてアボード割込処理をすることで利用されている。

１命令トレース割込み発生回路について１第１１図に本
発明で使用゛される１命令トレース割込み（ＮＭＩ割込
み）発生回路とそのタイムチャートを示す。この回路は
プログラムによりＭ　Ｐ　ＵへのＮＭＩ割込みを発生さ
せるための回路である。プログラムによりＤタイプフリ
ップフロップのＤ端子’ＹＬｏｗレベルにすると、Ｄタ
イプフリップフロップのＱ出力は、ＭＰＵ駆動クロりク
φ２と同相のφ２ＴＴＬクロックの立上りに同期してＨ
ｉｇｈレベルになる。このＱ出力とφ２ＴＴＬクロック
をシンクロナス４ビツトカウンタ（製品名ＨＤ７４１６
］）２の夫々Ｌ及びＣＰ端子に入力する。ＱがＨｉｇｈ
　レベルになるとカウントを開始し、１１周期目のＣＡ
　Ｒ’端子がＨｉｇｈ　レベルとなる。Ｄタイプフリッ
プフロップのＤ端子がプログラム処理でＨｉｇｈ　レベ
ルに復帰するとＱがφ２ＴＴＬの立上りに同期してＬＯ
Ｗレベルとなる。ＭＰＵへのＮＭＩ割込みは立下りでお
こるため、ＮＭＩ信号として出力ＣＡＲ（Ｌキャリー）
にインバータを通したものを使用している。

上記回路は、カウンタのＬ端子の機能を利用して従来の
ものに比ベランチを一つへらされており回路構成が簡単
になっている。

プリント基板上のＬＳｉの破壊防止について；本発明に
係る超小型コンピュータにおいては、プリント基板２上
に多数の高集積半導体回路装置（ＬＳｉ）が組みこまれ
ているが、万が−このプリント基板２の電源端子（例え
ば、Ｓ、Ｔ）が定電圧電源から供給される直流電圧の極
性に対し逆に接続された場合にこれらＬＳｉが破壊する
ことのないようにするため、第１３図（ａ）に示すよう
に、プリント基板２の電源端子（Ｓ、Ｔ）間にこのプリ
ント基板上においてダイオードＫが所定の極性で実装さ
れている。参考までに、第１３図（ｂ）に定電圧電源の
Ｉ−Ｖ出力特性を示す。このようにＬＳｌの組みこまれ
たプリント基板上において電源端子間ダイオードを実装
しておくことにより、従来のように特別なヒユーズを電
源入力回路に配設する必要もなく、父方が一逆接続した
場合でもヒーーズをとりかえる必要もなく、単にプリン
ト基板？接続し直すだけで簡単にすませ・ることかでき
る。

以上の説明から明らかなように、本発明によれば、シン
ポリンク言語の超小型コンピュータな実リプログラムの
ためのＲＯＭＬＳｉが実現できたこと及び超小型のコン
ソールが実現できたことによって初めてなしえたもので
あることが理解されるであろう。

【図面の簡単な説明】

第１図は本発明の超小型コンピュータの斜視図、第２図
は第１図の本体１のブロック図、第３図は第１図のコン
ソール３のブロック図、第４図は超小型コンピータの応
用の一例ｙ、２説明するための概念図、第５図はリモー
ト制御回路の回路図、第６図はキー人力部分のブロック
図、第７図は変復調回路の回路図、第８図は第７図の回
路の動作波形図、第９図は表示管の表示パターン図、第
１０図はキーボードの平面図、第１１図は割込み発生回
路の回路図及びタイムチャート、第１２図（１）及び（
２）は他の割込み回路を説明するための回路図、第１３
図（ａ）及び０））はプリント基板への電源接続を説明
するための回路図及び特性図を示す。 １・・・コンピュータ本体、２・・・プリント基板、３
、、、Ｍ　’／　リ　−ｎ＋　Ａ　１．−−７　；−、
ｋ　ノ＋−’７’　ＩＩ／手続補正書（方式） 昭和５９年特許願第８１７９０　号 発明の名称 キーマトリクス制御回路およびそれを 用いた超小型コンビーータ 補正をする者 ｊｉ件との１ｌｌＪ係　特許出願人 名　称　〆５１０）株式会社　日　立　製作所式　理　
人

Claims (1)

1. 【特許請求の範囲】 １、（ａ）第１群および第２群のラインの交点を任意に
   スイッチとなしたキーマトリクスと υ）」二記第１群のラインに接続され、所定の順序で上
   記第」群の各ラインを選択するキー走査回路と （Ｃ）上記キー走査回路の動作に対応して、上記第２群
   のラインの信号を受けて複数の信号を出力するエンコー
   ダ回路とよりなるキーマトリクス制御回路。 ２　上記涼１群のラインの少なくとも１部は、表示装置
   の表示桁選択信号として供給されることを特徴とする」
   二記特許請求の範囲第１項に記載のキーマトリクス制御
   回路。 ３Ｊａ）第１群及び第２群のラインの交点を任意にスイ
   ッチとなしたキーマトリクスと で上記第１群の各ラインを選択するキー走査回路と （Ｃ）上記キー走査回路の動作に対応して、上記第２群
   のラインの信号を受けて複数の信号を出力するエンコー
   ダ回路とよりなるキーマトリクス制御回路を有し、キー
   人力部とその他の部分の接続端子を減少させたことを特
   徴とする超小型コンピータ。