JPS6068455A - 超小型コンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は超小型コンピュータに関する。

例えば、馬場玄式著：最新・電子デバイス事典（昭和５
１年３月２０日発行）の第１５〜１７頁には、記憶装置
・制御装置・演算装置を１つの半導体チップに搭載した
マイクロコンピュータ（超小型コンピュータ）のＣＰ　
Ｕ　（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ■■＋、
４）ツー；ぺ刹イ１λス この発明における超小型コンピュータは、コンピュータ
を構成するための少なくとも中央演算制御回路、主メモ
リ回路、補助メモリ回路及び周辺装置のための制御回路
が１つのプリント基板に実装され、さらにこのプリント
基板上に、又はプリント基板外に制御信号入力手段及び
表示手段が付加されている構成のコンピュータであると
して説明される。

マイクロコンと称されている既知の超小型コンビーータ
は専用の機械命令信号によって制御され、また、周辺装
置のための適切な制御回路装置を持っていなかった。

このことにより従来既知の超小型コンピュータは使用者
に対し、高度な知識と細心の注意とを要求していた。ま
た上記のように周辺装置のための適切な制御回路装置を
持っていないので、周辺装置に特殊なものまたは非常に
制限されたもの以外を使用しづらく、しかも使用者の熟
練した操作技術を要求していた。

超小型コンピュータは通常、比較的広い汎用性とするた
めの最小の機能を持つ。それ故に使用に当って、使用者
が必要ならばシステムを拡張しなげればならない。従来
既知の超小型コンピータはこのような拡張のための要求
を充分満足させ得なかった。

したがって、この発明の１つの目的は本格的な超小型コ
ンピュータを得ることにある。

この発明の他の目的は入出力装置と補助記憶装置を装備
できる超小型コンピュータを得ることにある。

この発明の他の目的ｔ’ｚシステムの拡張が容易に行な
える超小型コンピュータを得ることにある。

この発明の他の目的は広範な用途が可能な超小型コンピ
ュータを得ることにある。

この発明の他の目的は低価格な超小型コンピュータを得
ることにある。

この発明の更に他の目的は以下の説明及び図面から明ら
かとなるであろう。

上記目的を達成するための本発明の一実施例は、ＣＰＵ
、周辺回路素子およびメモリ回路素子をマ通孔を密集さ
せて形成しておき、システムの拡張に利用するものであ
る。

特に制限されないが、本発明の超小型コンピータは、例
えば７８の実行命令と７種のアドレシングモードをもつ
８ビツト処理を行なう１つの半導体チップを使用したプ
ロセッサ（中央演算制御回路）用のＬＳＩ（大規模半導
体集積回路、例えば製品名ＨＤ４６８００の大規模半導
体集積回路装置）と、周辺ＬＳＩ（メモリ、工１０（入
出力）ボート等）等から構成されるコンピータ本体と、
入出力装置に相当する電卓ケース内蔵のポケッタブルコ
ンソールとから構成することができる。

このコンピュータ本体は、アセンブリ言語のためのプロ
グラムメモリを持ち、ユーザのプログラム学習が簡単に
なり、’ｉｒ、ニーシンボリック言語のためデバッグが
効率的に行なえる。

今後この装置のことをトレーニングモジュールと称する
。

本発明の一実施例に従うトレーニングモジュールの概要
を次に説明する。

）　１／−ニングモジュールは、１つのプリント基板に
より構成されるモジュール本体とこの本体に複数の配線
により結合され、電子式卓上計算機と類似な型のケース
に内蔵された複数のキートップと信号表示手段をもつポ
ケッタブルのコンソールとかうｔ’する。このトレーニ
ングモジュールにはシステムの制御プログラムとしての
モニタ、アセンブラがファームウェアとして標準装備さ
れており、このトレーニングモジュールの操作は上記の
ポケッタブルコンソールのキー人力で行なわれる。キー
人力に対する応答は、表示手段として口字型の７セグメ
ント及び小数点光示セグメントを持つ８セグメント１４
桁デジトロン表示器上に表示される。最大１４個の表示
器−＠は、人ないし２の英文字、数字及び特殊文字で構
成されるいわゆるアルファメリックである。このモジュ
ールは上記コンソールのキーからソースプログラムを入
力し、上記のデジトロン表示器で入力文字を確認しつつ
ア七ンプルナ六、−〉六−でを７．−　ｉ−のトレーニ
ングモジュールは本体に例えば、オーディオカセントデ
ッキとして製品化されているテープデツキと全く同じ形
式のデツキができるようにインタフェイスを装備してい
る。したがって、カセットテープからソースプログラム
をアセンブルしたり、ソーステープの修正等も可能であ
る。第１図にトレーニングモジュールの外観図を示す。

このトレーニングモジュールは、プリント基板２上にＭ
　Ｐ　Ｕ　（Ｍｉ　ｃｒ。

Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）　＊　ＲＡＭ　（
Ｒａｎｄｏｍ　ＡｃｃｅｓｓＭｅｍｏｒｙ　）　等を実
装したモジュール本体１と、これにフラットケーブル４
により連結されるポケッタブルコンソール３とからなる
。第２図にモジュール本体１のブロック図を掲げ、第３
図に、ポケッタブルコンソー／Ｉ／３のブロック図を掲
げる。

第１図及び第２図においてそれぞれの構成は次のように
なっている。ＭＰＵはＬＳＩで構成されたセントラルプ
ロセッサ（中央演算制御回路）であり、次に説明するメ
モリ回路からの機械命令語にもとづいてメモリ回路及び
周辺装置のための制御回路を制御する。ＭＩはＬＳＩで
構成された制御用メモリ回路としての３２にピッ）ＲＯ
Ｍ（読み出し専用メモリ）であり、モニタプログラムと
アセンブリプログラムがファームウェアとして入れられ
ている。Ｍ２は１２８バイトのＮチャンネル−ＭＯＳＦ
ＥＴを使用したＬＳＩで構成されたＲＡＭであり、モニ
タプログラムを実行する際のワークエリアを構成する。

Ｍ３は、ＩＫＸ４ビットのＮ−ＭＯ８ＬＳＩの６個から
なる一ＲＡＭであり、ユーザのためのプログラムエリア
を構成する。Ｐ　Ｉ　Ａ、　１はＬＳＩに構成されたパ
ラレルｌ１０（入出力）ボート本体１とポケッタブルコ
ンソール３とのインタフェイス用に使用される。Ｃ１は
２６ピンコネクタであり、ポケッタブルコンソール３か
らのフラットケーブル４と本体１とを結合するために用
いられる。ＡＣＩＡはＬＳＩに構成されたシリアルＩ１
０ボートであり、カセットテープデッキインタ７エイス
回路ＩＯとシステムバスとを連絡するのに使用される。

ＳＢはシステムバスであり、アドレスの１６ライン、デ
ータの８ライン及び、Ｒ／Ｗ（読み串し／書き込み）制
−ブデンキ等の磁気テープ記録手段に変調された情報を
入力するため及びその記録手段からの変調記録情報を復
調するためのＬＳＩに構成された変復調回路である。Ｃ
ＰＧはクロック信号を発生させるための発振回路を構成
するＬＳＩであり、ＣＲは上記発振回路のための水晶振
動子である。ＣＴはＬＳＩに構成され１こカウンタによ
る分周回路であり、タイマ割込４のためのクロック信号
（１，２ＫＨｚ）、及びカセットデツキテープに情報を
書き込む際に使用されるクロック信号（１，２Ｋ−Ｈｚ
　。

２．４　ＫＨｚ、４．８　ＫＩ■ｚ　）を発生する。Ｔ
Ｒは１命令トレース割込み発生回路であり、ＭＰＵにＮ
Ｍ　Ｉ　（Ｎｏｎ　Ｍａｓｋ−ａｂｌｅ　Ｉｎｔｅｒｒ
ｕｐｔｉｏｎ　）割込みをする。ＢＤはＬＳＩに構成さ
れたトライステート・バスドライバであり、論理値１．
０状態の信号を出力し、第３の状態で論理値１．０の状
態の信号を入力する。このドライバは信号に対し、双方
向性であるので拡張システムを付加する際にこの拡張シ
ーＸ　ｆ　ムを本体１のアドレスバス、データバスに連
結する時の双方向バスドライバとして使用される。

ＰＩＡ２はＬＳＩに構成されたパラレルＩ１０ボートで
ありプリント基板２の端子Ｃ２を通してユーザが使用す
るＩ１０ポートである。

ＲＭはカセットテープデツキのスタート／ストップをリ
モート制御するためのリモート制御回路である。００制
御回路は第１図より明らかなように、プリント基板上に
２個設けられており、それ故に２台のカセットデッキの
スタート／ストップを制御する。

Ｃ２はプリント基板２により構成された１００ビンコネ
クタであり、拡張システムとするときにカードケージの
受側コネクタに差込み可能なようにされている。Ｈｌは
、システム拡張用の予備孔である。

Ｊｌはテープデツキへ入力信号を入力するためのジャッ
ク、Ｊ２はテープデツキからの出力信号を受けるジアン
クである。

Ｊ、はジャックＪ１に対応したチー、プデッキをリモー
トコントロールするためのジャック、Ｊ４ハシャックＪ
２に対応したテープデツキをリモートコントロールする
ためのジャ、７りである。

ＦＴはプリント基板２に取りつけられた電源端子であり
十端子５と一端子６を有する。

次にポケッタブルコンソール３の各ブロックの説明をす
る。

ＳＤはセグメントドライバであり、パラレルｌ１０ＰＩ
ＡＩからの８本の信号線ＰＡＯないしＰＡ７に転送され
１こ表示セグメントパターン信号により表示管ＤＳＰを
駆動する。

ＤＳＰは１桁当り口字型に配列された７個の表示セグメ
ントと１個の小数点表示セグメントを有する１４桁８セ
グメント発元表示管である。

ＤＣは、４−１６ライン・デコーダである。このデコー
ダはパラレルＩ１０ポー）ＰＩＡＩかもの４本の信号線
ＰＢＯないしＰＨ１におけるパラレ／Ｉ／４ビットから
成る表示桁情報をデコードし、表示の桁セレクト及びキ
ーボードＫＢの６列のスキャン信号を作る。

ＲＤは表示桁セレクト用ドライバであり、表示管の１桁
と１対１対応に設けられ上記デコーダＤＣからの桁選択
信号を受けて表示管の対応する桁をドライバする。

ＫＢは６×８キーボードマトリツクスであり、図示しな
いが８本の行導体と６本の列導体とを有し、行導体と列
導体との交点にキートップによりこれら行導体と列導体
の相互を接続する接点を持つ。６本の列導体は上記のよ
うにデコーダＤＣの６本の出力線にそれぞれ接続される
。

ＥＣは８−エンコーダでありキーボードＫＢの８行ライ
ンからの行情報をエンコードし、３ビツト構成のキーエ
ンコード信号及び１ビツト構成のキー操作表示信号を出
力する。この計４ビットの信号はパラレルＩ１０ボー）
ＰＩＡＩの出力端ＰＢ４ないしＰＨ１およびＰＨ１に転
送される。

ＳＶＲはスイッチング・ボルテージ・レギュレータであ
り螢元表示管駆動用回路の電源（２７Ｖ）となる。

上記のトレーニングモジュールは次のような特徴を有す
る。

（１１同一７’リント基板２上の３２にビットマスクＲ
ＯＭＭ、にアセンブラをファームウェア化したことで、
従来のようなアセンブラ紙テープのローティング無しに
直ぐにアセンブルすることが可能である。さらにこのＲ
ＯＭＭ、によるアセンブラにより、ポケッタブルコンソ
ール３のキーカラキー人力されたソースプログラムをＲ
ＡＭメモリ上に直接にオブジェクトプログラムとして入
力することができる。

したがってプログラム変換に要する労力が不要である。

また、シンボリック言語が使用されるのでプログラム入
力及びそのデパックが非常に簡単である。

（２１コンソール３は本体１より機械的に分離されてお
り、フラットケーブル４により本体１に電気的に結合さ
れている。フラットグープルは複数本の平行導体をプラ
スチックからなる絶縁材料により一体成形してつくられ
たものであり、フレキシブルである。コンソール３は本
体１に対し移動可能である。コンソールは周知の電子式
卓上計算機と類似なケースにおいて構成され、また上記
のように本体１から機械的に分離されていることがら掌
上で操作が可能であり、操作性が優れている。

この１７ソール３はまた、従来のテレタイプコンソール
と同様なアルファメリック文字のキー人力が可能であり
、テレタイプライタより低価格である。

このコンソール３はさらに、第４図及び前記説明から明
らかなように、同一ケース内に１４桁表“　示管（又は
素子）を備えていることにより、信号入力のためのキー
と最も接近した位置で入力信号及びモニタ時等における
本体１内部の情報を表示させることができる。従ってキ
ーの操作にもとづく表示内容の確認が容易である。

（３）同一プリント基板２上での制御回路とジャックに
よりオーディオカセントテーブデッキとして商品化され
ているカセットテープデツキ２台をそれぞれ読み込み専
用と書き込み専用として、又は１台のオーディオカセッ
トデツキを補助記憶装置として利用することができる。

さらにカセットテープデツキに設けられたマイクリモー
ト端子を利用してオーディオカセットデツキのスタート
／ストップのプログラム制御が可能であり、このように
大型計算機用の磁気テープ記憶装置と類した使用が可能
である。

（４１こノトレーニングモジュールは、トレーニングモ
ジュール本体にコネクタＣ２が設けられているのでカー
ドケージにトレーニングモジュール本体と拡張用ボード
を差し込むだけで、容易に拡張システムとすることが可
能である。

カードケージは、４カード（基板）差し込み可能で、そ
れらをコモンバスで連結するような構造を成している。

拡張用ボードとしては、ＲＡＭメモリ拡張ボード、ＦＤ
Ｃ（Ｆｌｏｐｙ　Ｄｉｓｃ　Ｃｏｎｔｒｏｌ　）　ボー
ド、ＤＭＡ　Ｃ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃ
ｅｓｓ　Ｃｏｎｔｒｏｌ）ボード。

ＣＲＴ　Ｃ（Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ　Ｃｏ
ｎｔｒｏｌ　）ボード等を使用することができ、これら
のボードには、ＨＴ　Ｐ　（Ｈｉｇｈｓｐｅｅｄ　Ｔａ
ｐｅ　Ｐｕｎｃｈｅｒ）インタフェイス。

Ｐ　Ｔ　Ｒ（Ｐａｐｅｒ　Ｔａｐｅ　Ｒｅａｄｅｒ　）
インタフェイス、ＴＴ　Ｙ　（Ｔｅ１ｅ　ｔｙｐｅ）イ
ンクフェイス等も同時に組み込まれる。

第４図に拡張システムの例を掲げる。図中の３（カード
ケージ）に、１（トレーニングモジ−一ル）及び４（拡
張ボード）を差し込み、２（ポケッタブルコンソール）
、５（フロッピディスクドライブ）、６（テレビ）、７
（テレタイプライタ）が接続されている。

１５＋　プリント基板２上に、コネクタＣ，，Ｃ２と独
立に電源配線のための端子ＰＴが使用されている。

この構成により、Ｃ２のような多端子コネクタに対する
高価な受側コネクタを使用しなくても、第１図図示のよ
うな本体１とコンソール３のみを使用可能である。

この方式によると、プリント基板２に前記のように補助
記憶装置として使用するオーディオカセットデツキのた
めのジャックが設けられ、このジャックを介してこのカ
セットデツキのスタート／ストップのリモート制御が行
なわれる。

従来、オーディオカセットデツキを補助記憶装置として
使用する場合、このカセットデツキのスタート／ストッ
プのタイミングを考慮してカセットデツキの操作ボタン
と超小型コンピュータのボタン又はキーを同時に手操作
する必要があった。

この方式にしたがうと、リモート制御を行なったことに
より、このような煩わしさは無い。

この方式の一つの着眼点は、オーディオカセットデツキ
に設けられでいるマイクリモート端子を利用し、そのス
イッチングをリードリレースイッチで行なわせたことで
ある。

上記のリードリレースイッチがプリント基板２内の他の
回路から電気的に絶縁され、またその接点間に流れる電
流の方向を制限しないので、オーディオカセットデツキ
のモータ電源の電圧レベル及び極性に無関係にスタート
／ストップのスイッチングが可能となる。

さらに、スタート／ストップのプログラムによる制御が
可能であることから、オーディオカセット磁気テープ上
にデータのブロック化が可能となる。

前記のように、テープデツキのスタート／ストップ制御
のために、制御回路ＲＭが使用される。

この制御回路ＲＭの詳細を第５図に示す。

第５図で、ジャックＪ３にリードリレーの接点ＳＷが並
列接続されている。スイッチのオンオフの機構は次のと
おりである。

リードリレー３のコイルＬがバッファ増幅回路としての
インバータ２により駆動される。インバータ２は、Ｄ型
エツジトリガクリップフロップ１の出力Ｑによって駆動
される。

フリップフロップ１のデータ入力端子りにはスタート／
ストップ状態信号が入力し、クロック端子ＣＰにはスタ
ート／ストップのタイミングを決めるためのタイミング
信号が入力する。

したがって、端子りが高信号レベルのときにクロック端
子ＣＰに信号の立上りがくると、出力端子Ｑは高信号レ
ベルとなり、図中のリードリレー３のコイルＬへの入力
はインバータ２により低レベルとなる。この状態では、
スイッチＳＷはオフ状態である。

逆に入力端子りが低信号レベルのときにクロック端子Ｃ
Ｐに加えられる信号が立上るとスイッチＳＷはオン状態
となる。

本方式に従うと、減少された配線数でしかも特別な制御
信号を得るための複雑な回路を使用することなく、コン
ソール３からのキー人力を本体１に送ることができる。

従来、キーマトリックス（ＸラインとＸラインとからな
る）の押されたキーから、キーコードを作成する場合、
Ｘラインを全て論理０罠した状態でＸラインに接続され
ているマルチプレクサ−（デコーダ付き）を順次セレク
トしてゆき、押されているラインと一致した時に、マル
チプレクサ−の出力が論理Ｏとなることを利用して先ず
Ｘラインを走査していた。そのときのセレクト情報（Ｙ
ライン情報）を記憶すると同時にマルチプレクサ−にも
出力していた。次にＸラインを論理０信号で順次セレク
トして行き、マルチプレクサーの出力が論理Ｏになった
ときのセレクト情報（Ｘライン情報）と先に記憶してい
たセレクト情報（Ｘライン情報）を合せて１つのキーコ
ードを作成していた。

この方式は、ＸラインとＸジインの情報を別々にセレク
トするため、回路が複雑となる欠点がある。また２つの
セレクト情報からのキーコードの作成を計算機のソフト
ウェア、すなわち演算処理で行なう場合にもソフトが複
雑になるという欠点がある。

この発明のトレーニングモジュールにおけるポケンタプ
ルコンソールのキー人力方式は、従来マルチプレクサ−
に接続されていたＸジインを、マルチプレクサ−の代り
にエンコーダに接続し、ハードウェア規模の削減および
ソフトウェア規模の削減を達成した。

これを第６図により説明する。

モジュール本体１（図示しない）とコンソール３とは配
線Ｊ、ないし石、により接続され、コンソール３はデコ
ーダＵ１１　エンコーダＵ、及びキーボードＫＢを含む
。

デコーダＵ□は、４つの入力端千人ないしＤを持ち、本
体１からＴ。ないしＴ３０４ビットの２進信号を受ける
。このデコーダは１６個の出力端子を持ち、線−ｅ、ｏ
ないし−ｅ２５に選択的に論理Ｏの信号を出力する。例
えば入力線１１ないし！。が論理１０００なら、出力線
−ｅｌＯないしＪ３２．のうち、線ぶ、。だゆが論理０
となり、他は全て１となる。

同様に入力が０１００なら、出力線！１１のみが論理０
となる。

キーボードＫＢは６本のＸラインーｅ１ｏ乃至！、６と
８本のＸジイン１３ｏ乃至−Ｌａとを有し、夫々のＸラ
インとＸジインの交点に接点Ｃｎを持っている。従って
接点数は６×８個である。夫人の接点Ｃはキーボードの
キートップＫＰ（第１図参照）により操作される。操作
されたキートップＫＰに対応したＸラインとＸジインが
接点Ｃｎにより接続される。

Ｘライン！１ｏ乃至２１．はデコーダＵ１の出力端子に
接続されている。Ｙライン詔、。乃至１，８は、夫々抵
抗Ｒ８乃至Ｒ８を介して電源に接続されている。従って
、キー接点Ｃｎが開放されているならば、対応するＸジ
インは論理値１に対応する電位に維持されている。

エンコーダＵ、は８個の入力端子Ｏ乃至７と４個の出力
端子Ａ乃至Ｃ及びＧＳを持っている。このエンコーダの
出力端子ＧＳは、８個の入力端子のいずれか１個に論理
Ｏの信号が入力した場合、論理０の信号を出力し、全て
が論理１の入力信号のときに論理１の信号を出力する。

従って出力端子ＧＳには８個の入力端子を入力とするエ
ンコーダＵ、内の実質的なＡＮＤ回路（図示しない）に
よって決まる出力が加えられる。

エンコーダＵ、の残りの出力端千人乃至Ｃにはその８個
の入力端子Ｏ乃至７の信号を２進数にエンコードした信
号が加えられる。例えば入力端子Ｏ乃至７の論理が１ｏ
ｏｏｏｏｏｏなら出力端子Ａ乃至Ｃは１００となり、ｏ
ｉｏｏｏｏｏｏなら０１０となり、同様に００００００
１０なら１１１となる。

以上の説明から明らかなように、キーボードＫＢのＸジ
インはデコーダにより選択され、それ故に本体１からの
配線！、乃至ノ。における２進信号により走査される。

キートップＫＰの操作により、このキートップＫＰに対
応するＸラインに論理０の信号が加わったときのみ対応
するＸジインに論理０の信号が出力する。

従って、０”信号がでるＸジインは、キーが押されてい
るラインであり、このＸライン情報をエンコーｐ−Ｕ　
ｔでエンコードしてＴ４乃至Ｔ７の２進のＸライン情報
を得ることができる。この時ＧＳ端子即ちＴ７は０″と
なり、Ｔ７が０″か１ｎかでキーが押されているかどう
かが判断される。従って、本体ｌ内においてＸ２インの
スキャン毎にＴ７を読み、Ｔ７が０”となった時のＴ　
ｏ　−Ｔ　ｓの送信２進情報とＴ４〜Ｔｏの受信情報と
から一度にキーコードを作成することができる。

この例では、Ｔｏ乃至Ｔ６の情報を演算処理することに
よって操作したキーに対応するキーコードを得ているが
、必要ならばＴ。乃至Ｔ、を受けるエンコーダによって
６Ｋ８種のキーコードを作成することも可能である。

この例では、以上の説明から明らかなように、４８種の
キー情報の入力のために本体１とコンソールとの間の配
線はＴ。乃至Ｔｌｌ及びＦ７の８本ですむ。

上記のキー人力方式は、コンソール３に特別なタイミン
グ制御及びそのための複雑なタイミング発生回路等を必
要としない。

この発明のマイクロコンピュータに関して、補助記憶装
置として使用されるカセットテープデツキのために改良
された再生方式が提供される。

テープデツキにおける情報の記録は周波数変調方式によ
り行なわれる。例えば論理０の信号はテープデツキにお
ける周波数１．２ＫＨｚの信号と対応し、論理１の信号
は周波数２．４　Ｋ　Ｈｚの信号と対応する。

従って、テープデツキへの情報の書き込みは論理回路か
ら周波数変調回路を介して行なわれ、テープデツキから
の情報の読み出しは論理回路へ周従来の復調方式はテー
プデツキより再生された周波数変調データ相互の時間間
隔を予め設定された時間長と比較することにより２．４
ＫＨｚか１．２Ｋ　Ｈｚかに区別している。しかし乍ら
この方式は入力テープデツキの機械的特性によって起る
再生変調信号のデユーティ比の変化、あるいは周波数の
変動に弱いという欠点がある。

これらの欠点は以下の例で説明するような方式により除
去される。具体的実施例の回路を第７図に示し、そのタ
イムチャートを第８図に示す。

第７図において、テープデツキからの再生信号はジャッ
クＪ、を介して抵抗Ｒ４，コンデンサＣ８からなる低域
フィルタに入力される。上記低域フィルタからは、結合
コンデンサＣ４を介して抵抗Ｒ３乃至Ｒ６からなるバイ
アス回路によりバイアスを受ける増幅回路Ａｍｐに入力
され、インバータＩＮＶ、により正弦波から矩形波に変
換される。

テープデツキでの記録信号が論理０又は１に応じ、１．
２ＫＨ２又は２．４ＫＨ２の周波数とされており、イン
バーターＮＶ、の出力信号はは！Ｖ１．２ＫＨｚ又はは
ｘ２．４ＫＨｚの周波数をもつ。

インパークＩＮＶ、の出力はＤ型りリップフロップＦ１
乃至Ｆ８．ナントゲートＧ１及びＧ２１力ウンタ回路Ｆ
４及びＦ、からなるデジタル式ワンショット回路と、Ｄ
型フリップ２０ツブ回路Ｆ。

とカウンタ回ＭＦ、、ナントゲートＧ２．ノアゲートＧ
３．アンドノアゲートＧ、及びインバータＩＮＶ、から
なる読み田し時間設定回路とに入力される。

上記のデジタル時間設定回路において、Ｄ型フリップフ
ロップＦ１乃至Ｆ、はクロック端子Ｃｐの信号の立上り
で入力端子りの入力を読み込む構成とされている。クリ
ップフロップＦ、及びＦ２はクロック端子Ｃにテープデ
ツキからの１．２ＫＨｚ又は２．４　Ｋ　Ｈｚ信号に対
し非常に周波数の高い３０７．２ＫＩ−Ｉｚｚ信号受け
ている。ノリツブフロップＦ、は、インバーターＮＹ、
の出力が論理１となっている期間とはｙ同じ期間内に出
力端子Ｑに３０７．２ＫＨｚのパルス信号を出力し、フ
リップフロップＦ２は１クロック時間遅れて逆相出力端
子Ｑに３０７．２　Ｋ　Ｈｚのパルス信号を出方ｊる。

クリップフロップ回路Ｆ、及びＦ２の出力Ｑ、Ｑにより
、ナントゲートはインバータＩＮＶ、の立上り時刻とは
ｙ一致する時刻から１クロック時間だけ論理０となる出
力を発生し、これ以外の時間に論理１の出力を発生する
。ゲートＧ２の出力はカウンタＦ４．Ｆ、のためのイニ
シャライズ端子りに加えられる。

ノリツブフロップＦ、のＤ端子には論理１の電位”■。

。″が加えられており、ＣＰ端子にはフリップフロップ
Ｆ、の出力Ｑが加えられる。リセット端子Ｒへの信号（
後述する）によりリセット端子にあったクリップフロッ
プＦ３は、クリップフロップＦ、の出力を受けることに
より、インバータＩＮＶ、の信号の立上りからはｒ１ク
ロック時間遅れて論理１の出力を出力端に生ずる。

クリップフロップＦ３の論理１の出力によりカウンタＦ
４にはゲートＧＩを介して３０７．２ＫＨｚの信号が加
えられる。

カウンタＦ４．Ｆ、は１６進カウンタから構成され、１
．　２．　４．　８の重みをもつ制御ゲー）Ａ乃至りを
もつ。Ａ乃至りの接地によりＦ４は１６進カウンタであ
り、Ｃ及びＤの接地によりＦ、は１２進カウンタである
。その結果、カウンタＦ。

はＦ、の出力が論理１となってから６２５μＳ後にキャ
リーを発生する。このキャリーによりインバータＩＮＶ
、を介してノリツブフロップＦ３゜カウンタＦ、、Ｆ、
にリセットがかかる。

上記カウント時間は、２．４ＫＨｚ信号の１周期の１．
５倍の時間に相当する。

テープデツキからは、！ｊ２．４ＫＨｚ信号が再生され
ている場合、カウンタＦ、からキャリーが発生する前に
ゲートＧ２からカウンタにイニシャライズ信号が加えら
れ、カウンタ内容がクリアされるのでフリップフロップ
Ｆ、にはリセット信号が加えられない。

テープデツキから入力するはＷｌ、２ＫＨｚの信号に対
してはカウンタ時間内に上記ゲートＧ２からロー′ド信
号が発せられないので、クリップ７０ツブにはカウンタ
Ｆ、からりセントが加えられる。

その結果、フリッフロップＦ３は、テープデツキからの
出力信号により第８図のような信号を発生する。

ノリノブフロップＦ６は、ノリツブフロップＦ３の出力
ＱをＤ端子に受け、インバータＩＮＶ、の出力をクロッ
ク端子ＣＰに受けるので第３図のような信号を出力端子
ＱＫ出力する。

ノリツブフロップＦ、の出力は磁気テープに記録された
信号の論理０．　１に復調された信号である。

１、　２．　４．　８の重みの出力端子ＱＡ、Ｑ８゜Ｑ
ｏ、ＱＤをもつカウンタＦ７とそれに付属ｊる各種ゲー
ト回路は、タイミングクロックＲｘｃを発生する。この
り・イミングクロソクＲｘｏは２通信号に変換されたフ
リップフロップＦ、からの出力信号ＲｘＤ、の読み出し
時間を規定するために使用され６゜ 上記のようなサンプリングに使われるデジタル式ワンシ
ョ、トは、従来のＣＲ式ワンショントに比べて１０倍以
上の精度のパルス巾を出力することができる。

本方式に従うと、コンノールｌにおいてアルファノリ’
７りの表示のために改良された表示法が採用される。

従来、７セグメントのＬＥＤ（発光ダイオード）や螢光
表示管では、０〜９．Ａ−Ｆまでしか表示シテいなかっ
た。この１６進数表示だけでは、例えばアセンブラソー
スステートメントの表示等ができず不便であった。英数
字を表示できろものとして、５×７ドツトマト、リクス
タイプの表示器等が存在するが、デコード回路等が必要
である等ハードウェアが複雑になり、しかも表示素子自
体高価になると云う欠点があった。

本発明によるトレーニングモジュール、では、電卓等の
表示として広く利用されている７セグメンｉ・表示を利
用してアルファベント、数字１％殊文字を表示させるこ
とができる。表現しようとしている記号にできる限りに
かよったセグメントパターンをその記号表現とする。

この７セグメントによる英数字、特殊文字表示器の最大
の利点は次の通りである。

（１）表示素子が安価である。

（２）表示用外部回路が簡単である。つまり１バイトの
表示データから直接セグメントパターンを作ることが可
能である。

（３）表示素子が小型である。

７セグメントによるアルファベント、数字、特殊文字の
具体的な表示法が第９図に示しである。

各ま丁の上段は表示内容のアルファベント、数字。

特殊文字を示し、下段は夫々に対応する７セグメント表
示法である。なお、参考までにドント付き７セグメント
も同時に示しておく。

本発明におけるポケッタブルコンビ、−夕のキーは操作
性良く配列されている。従来のキー配列はアルファベッ
トキーの配列がランダムであり、しかも数字キー（これ
は０〜９までは小さい数から大きい数へ規則的に並んで
いる。）との間にも配列上の考慮がなされていない。従
ってキー配列になれるまで押そうとするキーをさが丁の
に時間がかかるという欠点があった。本発明のポケッタ
ブルコンピュータで採用したキーの平面を第１０図に示
す。

このキーは化粧板４と、この化粧板４に設けられた複数
の孔の部分で露出するキートップを有する。キートップ
５には入力と対応する記号が形成されており、又化粧板
には更に他の記号が印刷されている。キートップの配列
は同図に示すように左上から順に数字を増大順に１次に
アルファベット文字を辞書と同様にＡＢＣ順に並べてい
る。

この配列は、人（オペレータ）が日常住活ですでＫなれ
ている順でキー配列がなされている点と、数９の次にア
ルファベットＡ、Ｂ、Ｃと並んでいることから１６進数
のキー操作を容易にしている。

これはコンピータ使用時には、１６進数が多用されるこ
とからも大きな利点といえる。更にポケッタブルコンソ
ールのキーの色は、１６進数（０〜９．Ａ−Ｆ）とりセ
ント等のファンクションキーが、他のキーと色分け（後
述する）されていることから、キー検索が容易にされて
いる。

キートップがライトブルーで文字は黒、■のようなキ一
群はキートップが白で文字は黒である。又化粧板上には
上記のように特殊文字が印刷されており、これらの文字
を含めるとキーにはＡＳＣＩＩ文字が全て包含されてい
る。

次に、本発明に係る超小型コンピュータにおけるその他
の機能的特徴を述べる。

アボート割込みとタイマ割込みについて；製品名ＨＤ４
６８０００ＭＰＵには、Ｎ　Ｍ　Ｉ　（ＮｏｎＭａｓｋ
ａｂｌｃ　Ｉｎｔｅｒｕｐｔ　ｉｏｎ　）とＩ　ＲＱ　
（ＩｎｔｅｒｕｐｔＲｅｑｕｅｓｔ　）の二種類の割込
みがある。ＭＰＵの８Ｍ１端子に立上り波形の４１号が
入ると必ずＮＭＩ割込み処理サブルーチンにＭＰＵの処
理が移る。

一方、ＩＲＱ端子に立上り波形が入るとＭＰＵ内ルシス
タ（状’Ｂｔａ：示すレジスタ）のマスクビットがＯ”
′のときＩＲＱの割込み処理ルーチンにＭＰＵの処理が
移る。このように、アボート割込みとタイマ割込みは夫
々Ｎ　Ｍ　Ｉ割込とＩＲＱ割込を利用している。

、ＩＥ１２図の（１）に示したように１アボート割込み
は、キーボード（ＫＢ）のＡＢキーから手でキーイ゛ン
された信号を−ＨＰＩＡｆ）ＣＡＩ端子に入力し、Ｉ　
１（ＱＡ端子よりＭＰＵのＮＭＩ端子に出力している。

ＣＡＬ端子に信号が入るとＰＩＡのレジスタＣＡＩに対
応するビットが１″となり、このフラグをモニタが判断
してＩＲＱＡ端子に対応するレジスタのビットを”　Ｏ
″（ｉ’Ｘ［１”としておく）とし、ＮＭＩ割込を発生
させる。一方、第１２図の（２）はタイマ割込みを示す
が同図からも判るように、第２図ＯＣＴブロックから発
生する１、　２　Ｋ　ＨｚのクロックはＰＩＡのＣＢＩ
端子に入力されている。ＣＢＩ端子も上記ＣＡＩ端子と
同様、レジスタに対応するビットをもっている。

ＣＡＩにクロックのＨｉｇｈレベルが入ると、このビッ
トは°１″となり、プログラムの判断でＩＲＱＢ端子よ
りＩＲＱ割込みをさせる。

従来、ＮＭＩ割込みは割込みを禁止できないため、シス
テムの電源異常等の最優先割込みに対してだけ使用され
ていた。

上記したように、本発明のマイクロ・コンピ−タではア
ボート割込みを−ＨＰＩＡを経由してＮＭＩ割込みを行
なわせたことで、モニタによってＭＰＵのＮＭＩ端子へ
の割込みを禁止したり、タイミングを遅らせたりするこ
とが可能となった。

この方式によれば、本システムのタイマ割込みが生じ、
タイマ割込み処理（割込みが生ずるとカウントする）の
間、アボート割込みを受けつけずタイマ処理終了後に始
めてアポート割込処理をすることで利用されている。

ｌ命令トレース割込み発生回路について；第１１図に本
発明で使用される１命令トレース割込み（ＮＭＩ割込み
）発生回路とそのタイムチャートを示す。この回路はプ
ログラムによりＭＰＵへのＮＭＩ割込みを発生させるた
めの回路である。プログラムによりＤタイプノリツブフ
ロップのＤ端子をＬｏｗレベルにすると、Ｄクイブフリ
ノＨｉｇｈレベルになる。このＱ出力とφ、ＴＴＬクロ
ツクをシンクロナス４ビツトカウンタ（製品名ＨＤ７４
１６１）２の夫々Ｌ及びＣＰ端子に入力する。

ＱがＨｉｇｈレベルになるとカウントを開始し、１１周
期目のＣＡＲ端子がＨｉｇｈレベルとなる。Ｄタイプク
リップフロップのＤ端子がプログラム処理でＨｉｇｈレ
ベルに復帰するとＱがφｔＴＴＬの立上りに同期してＬ
ｏｗレベルになる。この時ＣＡＲはＬｏｗレベルとなる
。Ｍ　ｐ　ＵへのＮＪ、Ｉ割込みは里下りでおこるため
、ＮＭＩ信号として出力ＣＡＲ（ＬキャＩＪ　−）　Ｋ
インバータを通したものを使用している。

上記回路は、カウンタのＬ端子の機能を利用して従来の
ものに比ベラッチを一つへらされており回路構成が簡単
になっている。

プリント基板上のＬＳＩの破壊防止について；本発明に
係る超小型コンピュータにおいては、プリント基板２上
に多数の高集積半導体回路装置（ＬＳＩ）が組みこまれ
ているが、万が−このプリント基板２の電源端子（例え
ば、Ｓ、Ｔ）が定電圧電源から供給される直流電圧の極
性に対し逆に接続された場合にこれらＬＳＩが破壊する
ことのないようにするため、第１３図（ａｌに示すよう
に、プリント基板２の電源端子（Ｓ、Ｔ）間にこのプリ
ント基板上においてダイオードＫが所定の極性で実装さ
れている。参考までに、第１３図（ｂｌに定電圧電源の
Ｉ−ｖ出力特性を示す。このようにＬＳＩの組みこまれ
たプリント基板上において電源端子間にダイオードを実
装しておくことにより、従来のように特別なヒユーズを
電源入力回路に配設する必要もなく、父方が一逆接続し
た場合でもヒユーズをとりかえる必要もなく、単にプリ
ント基板を接続し直すだけで簡単にすませることができ
るＯ

【図面の簡単な説明】

第１図は本発明の超小型コンビーータの斜視図、第２図
は第１図の本体１のプロ・ツク図、第３図は第１図のコ
ンソール３のプロ・ツク図、第４図は超小型コンピュー
タの応用の一例を説明するだめの概念図、第５図はリモ
ート制御回路の回路図、第６図はキー人力部分のブロッ
ク図、第７図は変復調回路の回路図、第８図は第７図の
回路の動作波形図、第９図は表示管の表示パターン図、
第４０図はキーボードの平面図、第１１図は割込み発生
回路の回路図及びタイムチャート、第１２図（１）及び
（２１は他の割込み回路を説明するだめの回路図、第１
３図（ａ）及び（ｂ）はプリント基板への電源接続を説
明するだめの回路図及び特性図を示す。 １・・・コンピュータ本体、２・・・プリント基板、３
・・・コンソール、４・・・フラットケーフＡ／。 第　１２　図 （１） （２） 第　１３　図 （ｂ） 手バ補正書（方式） 事件の表示 昭和５９年特許願第　８１７８６　号 発明の名称 超小型コンビーータ 補正をする者 １噂との冊　特許出願人 名　称　＋５１０＋株式会ｉ、ｔ　日　立　製　作　所
代　理　人 補正の対象 図面 補正の内容 別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、（ａ）　中央演算制御回路と （ｂ）　メモリ回路と （ｃ）少なくとも一つの周辺装置制御回路と（ｄ）　上
   記各回路を搭載し、システム拡張用の複数の貫通孔を有
   する回路基板 よりなる超小型コンピュータ。 ２、上記複数の貫通孔は密集した１０個以上の細孔より
   なることを特徴とする特許請求の範囲第１項に記載の超
   小型コンビーータ。