JPS6074050A - 超小型コンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は超小型コンビーータに関する。例えば、馬場
玄弐著：最新・電子デバイス事典（昭和５１年３月２０
日発行）の第１５〜１７頁には、記憶装置・制御装置・
演算装置を１つの半導体チノブに搭載したマイクロコン
ピュータ（超小型コンピュータ）のＣ　Ｐ　Ｕ　（Ｃｅ
ｎｔｒａｌ　ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）が示され
ている。

この発明における超小型コンピュータは、コンピュータ
を構成するだめの少なくとも中央演算側装置のための制
御回路が１つのプリント基板式実装され、さらにこのプ
リント基板上に、又しま′プリント基板外に制御信号入
力手段及び表示手段が付加されている構成のコンピュー
タであるとして説明される。

ここで、マイクロ・コンピュータ又は超小型コンピュー
タとは，いわゆる８ビノト．１６ビソト等のパーソナル
・コンピュータ，ハンドヘルド・コンビーータ，プログ
ラム電卓等を含むものとする。

マイクロコンと称されている既知の超小型コンビーータ
は専用の機械命令信号によっ℃制御され。

また、周辺装置のための適切な制御回路装置−を持って
いなかった。

このことにより従来既知の超小型コンビーータは使用者
に対し、高度な知識と細心の注意とを要求し１いた。ま
た上記のように周辺装置のための適切な制御回路装置を
持っていＺ｛いので、周辺装置に特殊なものまたは非常
に制限されたものｊ以外術を要求していた。

超小型コンピュータは通常、比較的広い汎用性とするた
めの最小の機能を持つ。それ故に使用に癌って、使用者
が必要ならばシステムを拡張しなければならない。従来
既知の超小型コンピュータはこのような拡張のための要
求を充分満足させ得なかった。

したがって、この発明の１つの目的は本格的な超小型コ
ンピュータを得ることにある。

この発明の他の目的はプログラムのデバッグが効率的に
行なえる超小型コンピュータを得ることにある。

この発明の他の目的は広範な用途が可能な超小型コンピ
ュータを得ることにある。

この発明の他の目的は低価格な超小型コンピュータを得
ることにある。

この発明の他の目的は、操作が容易な超小型の入力手段
を得ることにある。

この発明の他の目的は、制御入出力手段のため回路が簡
単化された超小型コンピュータを得ることにある。

この発明の更に他の目的は以下の説明及び図面から明ら
かとなるであろう。上記目的を達成するための本発明の
一つの実施例は、プログラムをアンロードして、命令毎
に表示させることによって。

デバッグ等の作業を容易にした超小型コンピュータであ
る。

以下に述べる実施例は、特に制限されないが、超小型コ
ンピータは１例えば７８の実行命令と７種のアドレシン
グモードをもつ８ビツト処理を行なう１つの半導体チッ
プを使用したプロセッサ（中央演算制御回路）用のＬＳ
Ｉ（大規模半導体集積回路、例えば製品名ＨＤ４６８０
００大規模半導体集積回路装置）と、周辺ＬＳＩ（メモ
リ、工１０（入出力）ボート等）等から構成されるコン
ピュータ本体と、入出力装置に相当する電卓ケース内蔵
のポケッタブルコンソールとから構成される。

このコンピュータ本体は、アセンブリ言語のためのプロ
グラムメモリを持ち、ユーザのグログラム学習が簡単に
なり、またシンポリンク言語のためデバッグが効率的に
行なえる。

今後この装置のことをトレーニングモジュールと称する
。

本発明の一実施例に従うトレーニングモジュールの概要
を次に説明する。

トレーニングモジュールは、１つのプリント基板により
構成されるモジュール本体とこの本体に複数の配線によ
り結合され、電子式卓上計算機と類似な型のケースに内
蔵された複数のキートップと信号表示手段をもつポケッ
タブルのコンソールとからなる。このトレーニングモジ
ュールにはシステムの制御プログラムとしてのモニタ、
アセンブラが７アームウエアとして標準装備されており
。

このトレーニングモジュールの操作は上記のポケッタブ
ルコンソールのキー人力で行なわれる。キー人力に対す
る応答は１表示手段として旧字型の７セグメント及び小
数点表示セグメントを持つ８セグメント１４桁デジトロ
ン表示器上に表示される。最大１４個の表示信号は、Ａ
ないし２の英文字、数字及び特殊文字で構成されるし・
わゆるアルファメリックである。このモジュールは上記
コンソールのキーからソースプログラムを入力し、上記
のデジトロン表示器で入力文字を確認しつつアセンブル
することができる。このトレーニングモジュールは本体
に例えば、オーディオカセットデツキとして製品化され
ているテープデツキと全く同じ形式のデツキができるよ
うにインｌフェイスを装備している。したがって５カセ
ツトテープかもソースプログラムをアセンブルしたり、
ノーステープの修正等も可能である。第１図にトレーニ
ングモジュールの外観図を示す。このトレーニングモジ
ュールは、プリント基板２上にＭＰＵ（Ｍｉｃｒｏ　Ｐ
ｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）、　ＲＡＭ（Ｒａｎ
ｄｏｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ　）等を実装したモ
ジュール本体１と、これにフラットケーブル４により連
結されるポケッタブルコンソール３とからなる。第２図
にモジュール本体１のブロック図を掲げ、第３図に、ポ
ケッタブルコンソール２のブロック図を掲げる。

第１図及び第２図においてそれぞれの構成は次のように
なっている。ＭＰＵはＬＳＩで構成されたセントラルブ
ロセソサ（中央演算制御回路）であり、次にｎｆ）明す
るメモリ回路からの機械命令語にもとづいてメモリ回路
及び周辺装置のための制御回路を制御する。ＭＩはＬＳ
Ｉで構成された制御用メモリ回路としての３２にピノｈ
　ＲＯＭ　（ｍみ出し専用メモリ）であり、モニタプロ
グラムとアセンブリプログラムが７アームウエアとして
入れられている。Ｍ２は１２８バイトのＮチャンネル−
ＭＯＳＦＥＴを使用したＬＳＩで構成されたＲＡＭであ
り、モニタプログラムを実行する際のワークエリアを構
成する。Ｍ３は、ＩＫＸ：４ビツトのＮ−ＭＯ８ＬＳＩ
の６個からなる一ＲＡＭであり、ユーザのためのプログ
ラムエリアを構成する。ＰＩＡｌはＬＳ　ＩＫ構成され
たパラレルｌ１０（入出力）ポート本体１とポケッタブ
ルコンソール３とのインタフェイス用に使用される。Ｃ
１は２６ピンコネクタであり、ポケッタブルコンソール
３からのフラットケーブル４と本体１とを結合するため
に用いられる。ＡＣＩＡＩまＬＳＩに構成されたシリア
ルＩ１０ボートであり、カセットテープデツキイン４フ
ェイヌ回路ＩＯとシステムバスとを連絡するのに使用さ
れる。ＳＢはシステムバスであり、アドレスの１６ライ
ン、データの８ライン及び、Ｒ／Ｗ（読み出し／書き込
み）制御ライン等により構成される。ＩＯはカセットテ
ープデツキ等の磁気テープ記録手段に変調された情報を
入力するため及びその記録手段からの変調記録情報を復
調するためのＬＳＩに構成された変復調回路である。Ｃ
ＰＧはクロック信号を発生させるための発振回路を構成
するＬＳＩであり、ＣＲレマ上記発振回路のための水晶
振動子である。ＣＴ＆−！、ＬＳＩに構成されたカウン
タによる分周回路であり、タイマ割込みのためのクロッ
ク信号（１，２ＫＨｚ）、及びカセットテープデツキに
情報を書き込む際に使用されるクロック信号（１，２Ｋ
Ｈｚ。

２．４　ＫＨｚ　、　４．８　ＫＨｚ　）を発生する。

ＴＲは１命令トレース割込み発生回路であり、ＭＰＵＫ
ＮＭ　Ｉ　（Ｎｏｎ　Ｍａｓｋ−ａｂｌｅ　Ｉｎｔｅｒ
ｒｕｐｔｉｏｎ　）割込みなする。ＢＤはＬＳＩに構成
されたトライステート・バスドライバであり、論理値１
，０状態の信号を出力し、第３の状態で論理値１．０の
状態の信号を入力する。このドライノ（は信号に対し、
双方向性であるので拡張システムを付加する際にこの拡
張システムを本体１のアドレスノくス、データバスに連
結する時の双方向）（ヌドライノくとして使用される。

ＰＩＡ２はＬＳＩに構成された）（ラレルＩ１０ポート
でありプリント基板２の端子Ｃ２を通してユーザが使用
するＩ１０ボートである。

ＲＭはカセットテープデツキのスタート／ストップをリ
モート制御するためのリモート制御回路である。この制
御回路は第１図より明らかなように、プリント基板上に
２個設けられており、それ故に２台のカセットデツキの
スタート／ストップを制御する。

Ｃ２はプリント基板２により構成された１００ビンコネ
クタであり、拡張システムとするときににされている。

Ｊｌはテープデツキへ入力信号を入力するためのジャッ
ク、Ｊ２はテープデツキからの出力信号を受けるジャッ
クである。

Ｊ、はジャックＪ、に対応したテープデツキをリモート
コントロールするためのジャック、Ｊ。

はジャックＪ２に対応したテープデツキをリモートコン
トロールするためのジャックである。

ＰＴはプリント基板２に取りつけられた電源端子であり
子端子５と一端子６を有する。

次にポケッタブルコンソール３の各ブロックの説明をす
る。

ＳＤはセグメントドライバであり、パラレルｌ１０ＰＩ
ＡＩからの８本の信号線ＰＡＯないしＰＡ７に転送され
た表示セグメントパターン信号により表示管ＤＳＰを駆
動する。

ＤＳＰは１桁当り旧字型に配列された７個の表示セグメ
ントと１個の小数点表示セグメントを有する１４桁８セ
グメント発光表示管である。

ｈ　ハＩ小　ｊ　１　ｅ　ニ　）　・ノ　、　ニジ１　
Ａ−”’ｒ＋ねス、　−のデコーダはパラレルＩ１０ボ
ートＰ工Ａ１からの４本の信号線ＰＢＯないしＰＨ４に
おけるノくうＶル４ビットから成る表示桁情報をデコー
ドし、表示の桁セレクト及びキーボードＫ　Ｂの６列の
スキャン信号を作る。

ＲＤは表示桁セレクト用ドライバであり、表示管の１桁
と１対１対応に設けられ上記デコーダＤＣからの桁選択
信号を受けて表示管の対応する桁をドライブする。

ＫＢは６×８キーボードマトリツクスであり、図示しな
いが８本の行導体と６本の列導体とを有し１行導体と列
導体との交点にキートップによりこれら行導体と列導体
の相互を接続する接点を持つ。６本の列導体は上記のよ
うにデコーダＤＣの６本の出力線にそれぞれ接続される
。

ＥＣは８−エンコーダでありキーボードＫＢの８行ライ
ンからの行情報をエンコードし、３ビツト構成のキーエ
ンコード信号及び１ビツト構成のキー操作表示信号を出
力する。この計４ビットの信号はパラレルＩ１０ポー）
ＰＩＡＩの出力端ＰＢ４ないしＰＨ１およびＰＨ１に転
送さねる。

ＳＶＲはスイッチング・ボルテージ・レギュレータであ
り螢光表示管駆動用回路の電源（２７Ｖ）となる。

上記のトレーニングモジュールは次のような特徴を有す
る。

（１）同一プリント基板２上の３２にビノトマヌクＲＯ
ＭＭ、にアセンブラをファームウェア化したことで、従
来のようなアセンブラ紙テープのローディング無しに直
ぐにアセンブルすることが可能である。さらにこのＲＯ
ＭＭ＋　によるアセンブラにより、ポケッタブルコンソ
ール３のキーからキー人力されたソースプログラムをＲ
ＡＭメモリ上に直接にオブジェクトプログラムとして入
力することができる。

したがってプログラム変換に要する労力が不要である。

また、シンボυツク１語が使用されるのでプログラム入
力及びそのデバッグが非常に簡単である。

（２）　コンソール３は本体１より機械的に分離されて
おり、フラットケーブル４により本体ＩＫ電気的に結合
されている。フラットケーブルは複数本の平行４体をプ
ラスチックからなる絶縁材料により一体成形してつくら
れたものであり、フレキシブルである。コンソール３は
本体１に対し移動可能である。コンソールは周知の電子
式卓上計算機と類似なケースにおいて構成され、また上
記のように本体１から機械的に分離されていることから
掌上で操作が可能であり、操作性が優れている。

このコンソール３はまた。従来のテレタイプコンソール
と同様なアルファメリック文字のキー人力が可能であり
、テレタイプライタより低価格である。

このコンソール３はさらに、第１図及び前記説明から明
らかなように、同一ケース内に１４桁表示管（又は素子
）を備えていることにより、信号入力のためのキーと最
も接近した位置で入力信号及びモニタ時等における本体
１内部の情報を表示させることができる。従ってキーの
操作にもとづく表示内容の確認が容易である。

（３）同一プリント基板２上での制御回路とジャックに
よりオーディオ力セノトテーグデノギとして商品化され
でいるカセノトテープデノキ２台をそれぞれ読み込み専
用と書き込み専用として、又は１台のオーディオカセッ
トデツキを補助記憶装置として利用することができる。

さらにカセノトテープデソキに設けられたマイクリモー
ト端子を利用してオーディオカセットデツキのスタート
／ストップのプログラム制御が可能であり、このように
大型計算機用の磁気テープ記憶装置と類した使用が可能
である。

（４１このトレーニングモジュールは、トレーニングモ
ジュール本体にコネクタＣ２が設けられているのでカー
ドケージにトレーニングモジュール本体と拡張用ボード
を差し込むだけで５容易に拡張システムとすることが可
能である。

カードケージは、４カード（基板）差し込み可能テ、ソ
レラをコモンバスで連結するような構造を成している。

拡張用ボードとしてはＳ　ＲＡＭメモリ拡張ポード、Ｆ
Ｄ　Ｃ（ＦｌｏｐＹ　Ｄｉｓｃ　Ｃｏｎｔｒｏｌ　）ボ
ード、ＤＭＡＣ（Ｄｉｒｅｃｔ　Ｍｅｒｎｏｒ７　Ａｃ
ｃｅｓｓ　Ｃｏｎｔｒｏｌ）ボード、ＣＲＴＣ（Ｃａｔ
ｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ　Ｃｏｎｔｒｏｌ）ボード
等を使用することができ、これらのボードには、ＨＴ　
Ｐ　（Ｈｉｇｈｓｐｅｅｄ　Ｔａｐｅ　Ｐｕｎｃｈｅｒ
　）インクフェイス＋Ｐ　Ｔ　Ｒ（Ｐａｐｅｒ　Ｔａｐ
、ｅ　Ｒｅａｄｅｒ　）インクフェイス、Ｔ　Ｔ　Ｙ　
（Ｔｅ１ｅ　ｔｙｐｅ　）インタフェイス等も同時に組
み込まれる。

第４図に拡張システムの例を掲げる。図中の３（カード
ケージ）に、１（トレーニングモジュール）及び４（拡
張ボード）を差し込み、２（ポケッタブルコンソール）
、５（フロッピディスクドライブ）、６（テレビ）、７
（テレタイプライタ）が接続されている。

（５）　プリント基板２上に、コネクタＣ，，Ｃ，と独
立に電源配線のための端子ＰＴが使用されている。

この構成により、Ｃ２のような多端子コネクタに対する
高価な受側コネクタを使用しなくても。

第１図図示のような本体１とコンソール３のみを使用可
能である。

この方式によると、プリント基板２に前記のように補助
記憶装置として使用するオーディオカセットデツキのた
めのジャックが設けられ、このジャックを介してこのカ
セットデツキのスタート／ストップのリモート制御が行
なわれる。

従来、オーディオカセットデツキを補助記憶装置として
使用する場合、このカセットデツキのスタート／ストッ
プのタイミングを考慮してカセットデツキの操作ボタン
と超小型コンビニＬ−４のボタン又はキーを同時に手操
作する必要があった。

この方式にしたがうと、リモート制御を行なったことに
より、このような煩わしさは無い。

この方式の一つの着眼点は、オーディオカセットデツキ
に設けられているマイクリモート端子を利用し、そのス
イッチングをリードリレースイッチで行なわせたことで
ある。

上記のリードリレースイッチがプリント基板２内の他の
回路から電気的に絶縁され、またその接点間に流れる電
流の方向を制限しないので、オーディオカセットデツキ
のモータ電源の電圧レベル及び極性に無関係にスタート
／ストップのスイッチングが可能となる。

さらに、スタート／ストップのプログラムによる制御が
可能であることから、オーディオカセット磁気テープ上
にデータのブロック化が可能となる。

前記のように、テープデツキのスタート／ストップ制御
のために、制御回路ＲＭが使用される。

この制御回路ＲＭの詳細を第５図に示す。

第５図で、ジャックＪ３にリードリレーの接点ＳＷが並
列接続されている。スイッチのオンオフの機構は次のと
おりである。

リードリレー３のコイルＬがバッファ増幅回路としての
インバータ２により駆動される。インバータ２は、Ｄ型
エツジトリガフリップ７０ツブ１の出力Ｑによって駆動
される。

フリップフロップ１のデータ入力端子りにはスタート／
ストップ状態信号が入力し、クロック端子ＣＰにはスタ
ート／ストップのタイミングな決めるためのタイミング
信号が入力する。

したがって、端子りが高信号レベルのときにクロック端
子ＣＰに信号の立上りがくると、出力端子Ｑは高信号レ
ベルとなり、図中のり−ドリレー３のコイルしへの入力
はインバータ２により低レベルとなる。この状態では、
スイッチＳＷはオフ状態である。

逆に入力端子りが低信号レベルのときにクロック端子Ｃ
Ｐに加えられる信号が立上るとスイッチＳＷはオン状態
となる。

本方式に従うと、減少された配線数でしかも特別な制御
信号を得る゛ための複雑な回路を使用することなく、コ
ンソー／ｌ／３からのキー人力を本体１に送ることがで
きる。

従来、キーマトリックス（ＸラインとＸラインとからな
る）の押されたキーから、キーコードを作成する場合、
Ｘラインを全て論理Ｏにした状態でＸラインに接続され
ているマルチプレクサ−（デコーダ付き）を順次セレク
トしてゆき、押されているラインと一致した時に、マル
チプレクザ−の出力が論理Ｏとなることを利用して先ず
Ｘラインを走査していた。そのときのセレクト情報（Ｙ
ライン情報）を記憶すると同時にマルチプレクサ−如も
出力していた。次にＸラインを論理０信号で順次セレク
トして行き、マルチプレクサ−の出力が論ｆｆｏになっ
たときのセレクト情報（Ｘライン情にヤ）と先に記憶し
ていたセレクト情報（Ｙライン情報）を合せて１つのキ
ーコー１−”　ヲ作成していた。

この方式は、ＸラインとＸラインの情報を別々にセレク
トするため、回路が複雑となる欠点がある。また２つの
セレクト情報からのキーコードの作成を計算機のソフト
ウェア、すなわち演算処理で行なつ場合にもソフトが複
雑になるという欠点がある。

本実施例のトレーニングモジュールにおけるボケノｌプ
ルコンソールのキー人力方式は、従来マルチプレクサ−
に接続されていたＸラインを、マルチプレクサ−の代り
にエンコーダに接続し、ハードウェア規模の削減および
ソフトウェア規模の削減を達成した。

これを第６図により説明する。

モジュール本体１（図示しない）とコンソール３とは配
線ｐ１ないし看、により接続され、コンソール３喘デコ
ーダＵｌ　、エンコーダＵ２及びキーボードＫＢを含む
。

デコーダＵＩは、４つの入力端子ＡないしＤを持ち１本
体１からＴ。ないしＴ、ｌの４ビツトの２進信号を受け
る。このデコーダは１６個の出力端子を持ち、線看、。

ないし看３．に選択的に論理０の信号を出力する。例え
は入カ線看、ないしｐ４が論理１０００なら、出力＃１
３　、ｏないしｌ、のうち、線ｐ１ｏだけが論理Ｏとな
り、他は全て１となる。

同様に入力が０１００なら、出力線看１．のみが論理０
となる。

キーボードＫＢは６本のＸラインｐ１ｏ乃至−１３，。

と８本のＹライン石３゜乃至１３８とを有し、夫々のＸ
ラインとＸラインの交点に接点ｃｎを持っている。従っ
て接点数は６×８個である。夫々の接点Ｃｎはキーボー
ドのキートップＫＰ（第１図参照）により操作される。

操作されたキートップＫＰに対応したＸラインとＸライ
ンが接点Ｃｎにより接続される。

Ｘラインｐ１ｏ乃至ｌＩ６はデコーダＵ１の出力端子に
接続されている。Ｙラインーｇａｏ乃至に３８は、夫々
抵抗Ｒ６乃至Ｒ８を介して電源に接続されている。従っ
て、キー接点Ｃｎが開放されているならば、対応するＸ
ラインは論理値１に対応する電位に維持されている。

エンコーダＵ２は８個の入力端子Ｏ乃至７と４個の出力
端子Ａ乃至Ｃ及びＧＳを持っている。このエンコーダの
出力端子ＧＳは、８個の入力端子のいずれか１個に論理
０の信号が入力した場合、論理０の信号を出力し、全て
が論理１０入力信号のときに論理１の信号を出力する。

従って出力端子ＧＳには８個の入力端子を入力とするエ
ンコーダＵ２内の実質的なＡＮＤ回路（図示しない）に
よって決まる出力が加えられる。

エンコーダＵ２の残りの出力端子Ａ乃至Ｃにはその８個
の入力端子０乃至７の信号を２進数にエンコードした信
号が加えられる。例えは入力端子０乃至７の論理が１０
００００００なら出力端子Ａ乃至Ｃは１００となり、　
０１００００００なら０１０となり、同様圧０００００
０１０なら１１１となる。

以上の説明から明らかなように、キーボードＫＢのＸラ
インはデコーダにより選択され、セフ１故に本体１から
の配線、ｅｌ乃至、、ｅ３４における２進信号により走
査される。キートップＫＰの操作により、このキートッ
プＫＰＶＣ対応するＸラインに論理０の信号が加わった
ときのみ対応するＸラインに論理Ｏの信号が出力する。

従って、０”′信号がでるＸラインは、キーが押されて
いるラインであり、このＹライン情報をエンコーダＵ２
でエンコードしてＴ４乃至Ｔ７の２進のＹライン情報を
得ることができる。この時ＧＳ端子即ちＴ７は″０パと
なり、Ｔ７が０“か°゛１”かでキーが押されているか
どうかが判断される。従って１本体１内においてＸライ
ンのスキャン毎にＴ７を読み、Ｔ７が“Ｏ″となった時
のＴ（＋−Ｔ、の送信２進情報とＴ４〜Ｔ、の受信情報
とから一度にキーコードを作成することができる。

この例では、Ｔｏ乃至Ｔ６の情報を演算処理することに
よって操作したキーに対応するキーコードを得ているが
、必要ならばＴ。乃至Ｔ６を受けるエンコーグによって
６×８種のキーコードを作成することも可能である。

この例では５以上の説明から明らかなように。

４８種のキー情報の入力のために本体１とコンソールと
の間の配線はＴ。乃至Ｔ６及びＴ７の８本ですむ。

上記のキー人力方式は、コンソール３に特別なタイミン
グ制御及びそのだめの複雑なタイミング発生回路等を必
要としない。

この実施例によると、補助記憶装置として使用されるカ
セットテープデツキのために改良された再生方式が提供
される。

テープデツキにおける情報の記録は周波数変調方式によ
り行なわれる。例えば論理０の信号はテープデツキにお
ける周波９１．２ＫＨｚの信号と対応し、論理１の信号
は周波数２．４ＫＩ（ｚの信号と対応する。

従って２テープデツキへの情報の書き込みは論理回路か
ら周波数変調回路を介して行なわれ、テープデツキから
の情報の読み出しは論理回路へ周波数復調回路を介して
行なわれる。

従来の復調方式はテープデツキより再生された周波数変
調データ相互の時間間隔を予め設定された時間長と比較
することにより２．４ＫＨｚか１．２ＫＨｚかに区別し
ている。しかし乍らこの方式は入力テープデツキの機械
的特性によって起る再生変調信号のデー−ティ比の変化
、あるいは周波数の変動に弱いという欠点がある。

これらの欠点は以下実施例で説明するような本方式によ
り除去される。具体的実施例の回路を第７図に示し、そ
のタイムチャートを第８図に示す。

第７図において、テープデツキからの再生信号はジャッ
クＪ２を介して抵抗Ｒ４、コンデンサＣ８からなる低域
フィルタに入力される。上記低域フィルタからは、結合
コンデンサＣ４を介して抵抗Ｒ６乃至Ｒ８からなるバイ
アス回路によりバイアスを受ける増幅回路Ａｍｐに入力
され、インバータＩＮＶ、により正弦波から矩形波に変
換される。

テープデツキでの記録信号が論理０又は１に応じ。

１．２ＫＨｚ又は２．４ＫＨｚの周波数とされており。

インバータＩＮＶ、の出力信号はは３ｊ１．２ＫＨｚ又
はは、！ｊ２．４ＫＨｚの周波数をもつ。

インバータＩＮＶ、の出力はＤ型フリップフロップＦ、
乃至Ｆｓ、ナントゲートＧｌ及びＧ、。

カウンタ回路Ｆ４及びＦ、からなるデジタル式ワンショ
ット回路と、Ｄ型フリップフロップ回路Ｆ６とカウンタ
回路Ｆ７、ナントゲートＧ４．ノアゲートＧ３．アンド
ノアゲートＧ、及びインバータＩＮＶ、からなる読み出
し時間設定回路とに入力される。

上記のデジタル時間設定回路において、Ｄ型）１ノツプ
フロツプＦ１乃至Ｆ３はクロック端子Ｃｐの信号の立上
りで入力端子りの入力を読み込む構成とされている。フ
リップフロップＦ、及びＦ２はクロック端子Ｃｐにテー
プデツキからの１．２ＫＨｚ又は２．４ＫＨｚ信号に対
し非常に周波数の高い３０７．２ＫＨｚ信号を受けてい
る。フリップフロップＦ１は、インバータＩＮＶ、の出
力が論理１となっている期間とはｙ同じ期間内に出力端
子Ｑに３０７．２ＫＨｚのパルス信号を出力し、フリッ
プフロップＦ２は１クロック時間遅れて逆相出力端子Ｑ
に３０７．２ＫＨｚのパルス信号を出力する。フリップ
フロップ回路Ｆ１及びＦ２の出力Ｑ、Ｑにより、ナント
ゲートに一１インバータＩＮＶ。

の立上り製刻とはｇ一致する時刻から１クロック時間だ
け論理０となる出力を発生し、これ以外の時間に論理１
の出力源発生する。デー）Ｇ２の出力はカランＪＦ４　
、Ｆ、のためのイニシャライズ端子りに加えられる。

フリップフロップＦ３のＤ端子には論理１の電位１＝ｖ
ｃｏｎが加えられており、ＣＰ端子にはフリップフロッ
プＦ、の出力Ｑが加えられる。リセット端子Ｒへの信−
号（後述する）によりリセット状態にあったフリップフ
ロップＦ３は、フリップフロップＦ、の出力を受けるこ
とにより、インバータＩ　ＮＶ＋の信号の立上りからは
Ｘ：１クロック時間遅れて論理１の出力を出力端に生ず
る。

フリップフロップＦ、の論Ｔｉ１Ｉ！１の出力によりカ
ウンタＦ、にはゲートＧ、を介して３０７．２ＫＨｚの
信号が加えられる。

カウンタＦ４．Ｆ５は１６進カウンタから構成サレ、１
，２，４．８の重みをもつ制御ゲートＡ乃至りをもつ。

Ａ乃至りの接地によりＦ４は１６進カウンタであり、Ｃ
及びＤの接地によりＦ５は１２進カウンタである。その
結果、カウンタＦ。

はＦ３の出力が論理１となってから６２５μｓ後にキャ
リーを発生する。このキャリーによりインバータＩＮＶ
２を介してフリップフロップＦ３゜カウンタＦ　４　、
　Ｆ　ｓにリセットがかかる。

上記カウント時間は、２．４ＫＨｚ信号の１周期の１５
倍の時間に相当する。

テープデツキからはＷ２．４ＫＨｚ信号が再生されてい
る場合、カウンタＦ、からキャリーが発生する前にゲー
トＧ２からカウンタにイニシャライズ信号が加えられ、
カウンタ内容がクリアされるのでフリップフロップＦ３
にはリセット信号が加えられない。

テープデツキから入力するはｙｌ、２ＫＨｚの信号に対
してはカウンタ時間内に上記ゲートＧ２からロード信号
が発せられないので、７リノプフロノプにはカウンタＦ
、からリセットが加えられる。

その結果、フ１ｊノブフロップＦ３は、テープデツキか
らの出力信号により第８図のような信号を発生する。

フリップフロップＦｆｉば、フリップフロップＦ３の出
力ＱをＤ端子に受け、インバーＩＮＶ、の出力をクロッ
ク端子ＣＰに受けるので第３図のような信号を出力端子
Ｑに出力する。

フリップフロップＦ６の出力は磁気テープに記録された
信号の論理０．１に復調された信号である。

１．２，４．８の重みの出力端子ＱＡ　、Ｑｎ　−Ｑｃ
、ＱＤをもつカウンタＦ？とそれに付属する各種ゲート
回路は、タイミングクロックＲＸＣを発生する。このタ
イミングクロックＲＸＣは２通信号に変換されたフリッ
プフロップＦ、からの出力信号ＲＸＤの読み出し時間を
規定するために使用される。

上記のようなサンプリングに使われるデジタル式ワンシ
ョットは、従来のＣＲ式ワン’／＝１ノドに比べて１０
倍以上の精度のパルス巾を出力することができる。

本発明に従うと、コンソール１においてアルファメリッ
クの表示のために改良さねた表示法が採用される。

従来、７セグメントのＬＥＤ（発光ダイオード）や螢ブ
Ｃ表示管では、０〜９．Ａ〜Ｆまでしか表示していなか
った。この１６進数表示だけでは１例えばアセンブラソ
ースステートメントの表示等ができず不便であった。英
数字を表示できるものとして、５×７ドツトマトリクス
タイプの表示器等が存在するが、デコード回路等が必要
である等ノ・−ドウエアが複雑になり、しかも表示素子
自体高価になると云う欠点があった。

本実施例によるトレーニングモジュールでは、電卓等の
表示として広く利用されている７セグメント表示を利用
してアルファベント、数字、特殊文字を表示させること
ができる。表現しようとしている記号にできる限りにか
よったセグメン）・パターンをその記号表現とする。

この７セグメントによる英数字、特殊文字表示器の最大
の利点は次の通りである。

（１）　表示素子が安価である。

（２）表示用外部回路が簡単である。つまり１バイトの
表示データから直接セグメントパターンを作ることが可
能である。

（３）表示素子が小型である。

７セグメントによるアルファベット、数字、特殊文字の
具体的な表示法が第９図に示しである。

各ますの上段は表示内容のアルファベント、数字。

特殊文字を示し、下段は夫々に対応する７セグメント表
示法である。なお、参考までにドツト付き７セグメント
も同時に示しておく。

本実施例におけるポケッタブルコンソールのキーは操作
性良く配列されている。従来のキー配列はアルファベッ
トキーの配列がランダムであり、しかも数字キー（これ
はＯ〜９−１：では小さい斂から大きい数へ規則的に並
んでいる。）との間にも配列上の考慮がなされていない
。従ってキー配列にな肋るまで押そうとするキーをさが
すのに時間がかかるという欠点かあった。本発明のポケ
ッタブルコンソールで採用したキーの平面を第１０図に
示す。

このキーは化粧板４と、この化粧板４に設けられたＭｊ
ｅの孔の部分で露出するキートップを有する。キートッ
プ５には入力と対応する記号が形成されており、又化粧
板には更に他の記号が印刷されている。キートップの配
列は同図に示すように左上から順に数字を増大順に、次
にアルファベット文字を辞書と同＠ＫＡＢＣ順に並べて
いる。

この配列は２人（オペレータ）が日常生活ですでになれ
ている順でキー配列がなされている点と、数９の次にア
ルファベットＡ、Ｂ、Ｃと並んでいることから１６進数
のキー操作を容易にしている。

これはコンピュータ使用時には、１６進数が多用される
ことからも大きな利点といえる。更にポケッタブルコン
ソールのキーの色は−１６ｅＫＰ１．（０〜９．Ａ−Ｆ
）とリセット等のファンクションキーが、他のキーと色
分け（後述する）されていることから、キー検索が容易
にされている。

第１０図の■のように斜線の入ったキ一群は、キートッ
プかライトブルーで文字は黒、■のようなキ一群はキー
トップが白で文字は黒である。又化粧板上には上記のよ
うに特殊文字が印刷されており、これらの文字を含める
とキーにはＡＳＣＩＩ文字が全て包含されている。

次に、本実施例に係る超小型コンビコータにおけるその
他の機能的特徴を述べる。

アボート割込みとタイマ割込みについて；製品名ＨＤ４
６８００のＭＰＵには−ＮＭＩ（Ｎｏｎ　Ｍａｓｋａｂ
ｌｅ　Ｉｎｔｅｒｕｐｔｉｏｎ　）とＩＲＱ（Ｉｎｔｅ
ｒｕｐｔ　Ｒｅｑｕｅｓｔ　）の二ｍｕの割込みがある
。ＭＰＵのＮＭＩ端子に立上り波形の信号が入ると必−
ｒＮＭｘ割込み処理サブルーチンにＭＰＵの処理が移る
。一方、ＩＲＱ端子に立上り波形が入るとＭＰＵ内のレ
ジスタ（状態を示すレジスタ）のマヌクビノトが°゛０
″のときＩＲＱの割込み処理ルーチンにＭＰＵの処理が
移る。このように。

アボート割込みとタイマ割込みは夫々ＮＭＩ割込とＩＲ
Ｑ割込を利用している。

第１２図の（１）に示したように、アボート割込みは、
キーボード（ＫＢ）のＡＢキーから手でキーインされた
信号を一旦ＰＩＡのＣＡＬ端子に入力し、ＩＲＱＡ端子
よりＭＰＵのＮＭＩ端子に出力している。ＣＡＩ端子に
信号が入るとＰＩＡのレジスタＣＡＩに対応するピット
が１°′となり、このフラグをモニタが判断してＩＲＱ
Ａ端子に対応するレジスタのピントを“’　ｏ　”　（
通常は°′１′′としておく）とし、ＮＭＩ割込を発生
させる。一方、第１２図の（２）はタイマ割込みを示す
が同図からも判るように、第２図のＣ’Ｔブロックから
発生する１、２ＫＨ２のりｔｆｆ７りはＰＩＡのＣＢＩ
端子に入力されている。ＣＢ　１ｍ子も上記ＣＡＬ端子
と同様、レジスタに対応するピントをもっている。

ＣＡＩにクロックのＨｉｇｂレベルが入ると、このビッ
トは１″となり、プログラムσ）判断でＩ　ｎＱＢ端子
よりＩＲＱ割込みをさせる。

従来、ＮＭＩ割込みは割込みを禁止できないため、シス
テムの電源異常等の最優先割込みに対してだけ使用され
ていた。

上記したように１本例ではアボート割込みを一旦ＰＩＡ
を経由してＮＭＩ割込みを行なわせたことで、モニタに
よってＭＰＵのＮＭＩ端子への割込みを禁止したり、タ
イミングを遅らせたりすることが可能となった。

この方式によれば１本システムのタイマ割込みが生じ、
タイマ割込み処理（割込みが生ずるとカウントする）の
間、アボート割込みを受けつけずタイマ処理終了後に始
めてアボート割込処理をすることで利用されている。

１命令トレース割込み発生回路について；第１１図に本
発明で使用される１命令トレース割込み（ＮＭｒ＠／Ｉ
ｌ込み）発生回路とそのタイムチャートを示す。この回
路はプログラムによりＭＰＵへのＮＭＩ割込みを発生さ
せるための回路である。プログラムによりＤタイプフリ
ップフロノブのＤ４１１子をＬｏｗレベルにすると、Ｄ
タイプフリップフロップの６出力は、ＭＰＵＩｎ動クロ
ックり２と同相のφ２ＴＴＬクロックの立上りに同期し
てＨｉｇｈレベルになる。このＱ出力とφ２ＴＴＬクロ
ックをシンクロナス４ビツトカウンタ（戒品名ＨＤ７４
１６１）２の夫々Ｌ及びｃｐ端子に入力する。′ＱがＨ
ｉｇｈレベルになるとカウントを開始し、１１周期目の
ＣＡＲ端子がＨｉｇｈレベルとなる。

ＤｌイブフリップフロップのＤ端子がプログラム処理で
Ｈｉｇｈレベルに復帰するとＱがφ２Ｔ”ＴＬの立上り
に同期してＬｏｗレベルになる。この時ＣＡＲばＬｏｗ
レベルとなる。ＭＰＵへのＮＭＩ割込みは立下りでおこ
るため、ＮＭＩ信号として出力ＣＡＲ（Ｌキャリー）に
インバータを通したものを使用している。

上記回路は、カウンタのＬ端子の機能を利用して従来の
ものに比ベラノチを一つへらされており回路構成か簡単
になっている。

プリント基板上のＬＳＩの破壊防止について；本発明に
係る超小型コンピュータレこおいては、プリンｌ−基板
２上に多急の高集積半導体回路装置（ＬＳＩ）が組みこ
まれているが、万が−このブ＋１ント基板２の電源端子
（例えば、Ｓ、Ｔ）が定電圧電源から供給される直流電
圧の極性に対し逆に接続された揚台にこれらＬＳＩか破
壊側−ることのないようにするため、第１３図（ａｌに
示すように、プリント基板２の電源端子（Ｓ、Ｔ）間に
このプリント基板上においてダイオードＫが所定の極性
で実装されている。参考までに、第１３図（ｂｌに定電
圧電源のＩ−Ｖ出力特性を示−１−ｏこのようにＬＳＩ
の組みこまれたプリント基板上において電源端子間にダ
イオードを実装しておくことにより、従来のように特別
なヒユーズを電源入力回路に配設する必要もなく、父方
が一逆接続した揚台でもヒユーズをとりかえる必要もな
く、単にプリント基板を接続し直すだけで簡単にすませ
ることができる。

【図面の簡単な説明】

第１図は本発明の超小型コンピュータの刷視図、第２図
は第１図の本体１のブロック図、第３図しま第１図のコ
ンソール３のブロック図、第４図は超小型コンビーータ
の応用の一例を説明するための概念図、第５図はリモー
ト制御回路の回路図、第６図はキー人力部分のブロック
図、第７図は変復調回路の回路図、第８図は第７図の回
路の動作波形図、第９図は表示管の表示パターン図、第
１０図はキーボードの平面図、第１１図は割込み発生回
路の回路図及びタイムチャート、第１２図（１）及び（
２）は他の割込み回路を説明するための回路図、第１３
図（ａ）及びｔｂ）はプリント基板への電源接続を説明
するための回路図及び特性図を示す。 １・・・コンピュータ本体、２・・・プリント基板、３
・・・コンソール、４・・・フラン）ケーブル。 第　１２　図 （１） （Ｚン 第　１３　図 （ｂ＞　” 手続補正書（方式） ７１件の表示 昭和５９　年特許願第　８１７８９　号発明の名称 超小型コンピュータ 補正をする者 ＋１ｆｌとのｊ別　特許出願人 名　称　１５１０１株式会神　日　立　製作所代　理　
人 補正の対象 図面

Claims (1)

1. 【特許請求の範囲】 １、単一命令単位のトレース機能を有することを特徴と
   する超小型コンピー−４，。 ２、上記トレース機能は、メインメモリ内のプログラム
   を命令単位でアンロードし、表示できるようにしたこと
   を特徴とする特許 １項に記載の超小型コンピュータ。