JPS6068476A - 高精度積分器 - Google Patents
高精度積分器Info
- Publication number
- JPS6068476A JPS6068476A JP17407383A JP17407383A JPS6068476A JP S6068476 A JPS6068476 A JP S6068476A JP 17407383 A JP17407383 A JP 17407383A JP 17407383 A JP17407383 A JP 17407383A JP S6068476 A JPS6068476 A JP S6068476A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- input
- offset voltage
- input terminal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
- G06G7/1865—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop with initial condition setting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子汝器等に使用される高精度積分器に関す
る。
る。
従来、一般に用いられている積分器は２例えば。
第１図の回路図に見られるように、第４アンプ１゜コン
デンサ２および反転入力端子に接続された抵抗３によシ
構成されている。更に、実際には、入力信号によシ繰返
えし動作させるために、リセットを行う抵抗４および制
御スイッチ５，６が接続されている。このような積分器
の入出力特性は。
デンサ２および反転入力端子に接続された抵抗３によシ
構成されている。更に、実際には、入力信号によシ繰返
えし動作させるために、リセットを行う抵抗４および制
御スイッチ５，６が接続されている。このような積分器
の入出力特性は。
入力電圧をｅｉ、出力電圧をｅ。、Ｃをコンデンサ２の
容量、Ｒを抵抗３の抵抗値とすれば。
容量、Ｒを抵抗３の抵抗値とすれば。
となる。なお’ ｅｏｆｆは入力オフセット電圧、■３
は入力バイアス電流である。この入力オフセット電圧や
入力バイアス電流の存在は出力としてイチられる積分値
に誤差を生せしめるもとになるが、実際の回路にはオペ
アンプ１の入力として電界効果トランジスタが用いられ
るために、入力バイアス電流■。を無視することができ
る。
は入力バイアス電流である。この入力オフセット電圧や
入力バイアス電流の存在は出力としてイチられる積分値
に誤差を生せしめるもとになるが、実際の回路にはオペ
アンプ１の入力として電界効果トランジスタが用いられ
るために、入力バイアス電流■。を無視することができ
る。
上記入力オフセット電圧の影響を除くことのできるもの
として、第２図の従来例を挙けると七ができる。この例
においては、オにアンゾ１１．コンデンザ１２および入
力端子側の直列抵抗１３のほかに、バッファ１４とその
入力および出力側に接続されたコンデンサ１５および抵
抗１６．１７により構成されている。なお、スイッチ１
８および１９はリセット用のスイッチである。この回路
によれば、リセット状態においてスイッチ１８が接地側
に倒れ、スイッチ１９がＯＮになって、バッファ】４の
動作出力によりオペアンプ１１の反転および非反転入力
端子間に発生する入力オフセット電圧Ｃ８７，を打ち消
すことができる。この結果。
として、第２図の従来例を挙けると七ができる。この例
においては、オにアンゾ１１．コンデンザ１２および入
力端子側の直列抵抗１３のほかに、バッファ１４とその
入力および出力側に接続されたコンデンサ１５および抵
抗１６．１７により構成されている。なお、スイッチ１
８および１９はリセット用のスイッチである。この回路
によれば、リセット状態においてスイッチ１８が接地側
に倒れ、スイッチ１９がＯＮになって、バッファ】４の
動作出力によりオペアンプ１１の反転および非反転入力
端子間に発生する入力オフセット電圧Ｃ８７，を打ち消
すことができる。この結果。
ｅｏｆｊおよび工６を零にすることができるから、誤差
のない高精度の積分器が得られる。しかし乍ら。
のない高精度の積分器が得られる。しかし乍ら。
このような従来技術によれば、バッファの追加により電
源消費電流の増加を招くという欠点があった。
源消費電流の増加を招くという欠点があった。
本発明の目的は、上記従来の欠点を除去し、電力消費お
よび出力誤差の少ない高精度積分器を提供することにあ
る。
よび出力誤差の少ない高精度積分器を提供することにあ
る。
本発明によれば、リセットした時に、出力側に発生した
入力オフセット電圧を蓄積するコンデンサを反転入力端
子と接地との間に接続し、前記リセットを解除した時に
、非反転入力端子と接地との間の接続を切シ離し、該切
シ離された間にＦｉｉ＋記コンデンザを該コンデンサの
前記反転入力端子側に接続されていた電極を接地側にし
、前記接地側に接続されていた電極を非反転入力端子側
にして挿入、接続替えすることを特徴とする高精度積分
器が得られる。
入力オフセット電圧を蓄積するコンデンサを反転入力端
子と接地との間に接続し、前記リセットを解除した時に
、非反転入力端子と接地との間の接続を切シ離し、該切
シ離された間にＦｉｉ＋記コンデンザを該コンデンサの
前記反転入力端子側に接続されていた電極を接地側にし
、前記接地側に接続されていた電極を非反転入力端子側
にして挿入、接続替えすることを特徴とする高精度積分
器が得られる。
次に２本発明による高精度積分器について実施例を挙げ
１図面を参照して説明する。
１図面を参照して説明する。
第３図は本発明による実施例のｊ２１成を回路図によシ
示したものである。この回路は、第１図の従来のものと
同じように、オペアンプ２１．コンデンサ２２．入力端
子側の直列抵抗２３．並ひにリセット用として抵抗２４
＞、＋：びスイッチ２５，２６を有するほかに、コンデ
ンサ２７およびこのコンデンサをオペアンプ２１の入力
側でリセット時とリセット解除時とに対して接続替えを
行なうためのスイッチ２８〜３０が付加されている。ま
ず。
示したものである。この回路は、第１図の従来のものと
同じように、オペアンプ２１．コンデンサ２２．入力端
子側の直列抵抗２３．並ひにリセット用として抵抗２４
＞、＋：びスイッチ２５，２６を有するほかに、コンデ
ンサ２７およびこのコンデンサをオペアンプ２１の入力
側でリセット時とリセット解除時とに対して接続替えを
行なうためのスイッチ２８〜３０が付加されている。ま
ず。
リセット状態においては、スイッチ２５．２８および３
０がＯＮとなシ、スイッチ２６および２９がＯＦＦに制
御される。この状態を等制約に示すと第４図（ａ）のよ
うになる。このような回路接続によれば、７８１７１倍
の同相増幅器において、入力が接地された状態におかれ
ていることが判る。したがって、出力電圧ｅ。は抵抗２
４に電流が流れない状態、すな゛わち、入力オフセット
電圧ｅ。ｆ、と同じ電圧になる。その状態においては、
コンデンサ２７には入力オフセット電圧ｅ。４．が蓄え
られる。
０がＯＮとなシ、スイッチ２６および２９がＯＦＦに制
御される。この状態を等制約に示すと第４図（ａ）のよ
うになる。このような回路接続によれば、７８１７１倍
の同相増幅器において、入力が接地された状態におかれ
ていることが判る。したがって、出力電圧ｅ。は抵抗２
４に電流が流れない状態、すな゛わち、入力オフセット
電圧ｅ。ｆ、と同じ電圧になる。その状態においては、
コンデンサ２７には入力オフセット電圧ｅ。４．が蓄え
られる。
上記のリセット状態におけるスイッチ２５゜２８および
３０がＯＦＦに、スイッチ２６および２９がＯＮに制御
されると、リセット状態が解除されて１回路は等制約に
第４図（ｂ）に示すようになる。この接続状態によれば
、入力オフセット電圧ｅｏｆｆを蓄えているコンデンサ
２７は、極性を接地側に対して第４図（ａ）の状態から
反転させ、オにアンプ２１の非反転入力端子に接続され
る０これによって、オペアンプの入力オフセソト電圧ｅ
。、ｆは。
３０がＯＦＦに、スイッチ２６および２９がＯＮに制御
されると、リセット状態が解除されて１回路は等制約に
第４図（ｂ）に示すようになる。この接続状態によれば
、入力オフセット電圧ｅｏｆｆを蓄えているコンデンサ
２７は、極性を接地側に対して第４図（ａ）の状態から
反転させ、オにアンプ２１の非反転入力端子に接続され
る０これによって、オペアンプの入力オフセソト電圧ｅ
。、ｆは。
入力信号の加えられる入力側から見て打ち消され。
結果として入力オフセット電圧ｅ。ｆ、の影響をうりる
ことなく入力電圧ｅｉを正確に積分することが可能にな
る。
ことなく入力電圧ｅｉを正確に積分することが可能にな
る。
以上の説明によシ明らかなように２本発明によれば、リ
セット時にオペアンプの出力側に発生した入力オフセッ
ト電圧を入力端間に接続されたコンデンサに蓄えさせ、
リセット解除時に、そのコンデンサの極性を反転させて
非反転入力端子と接地間に接続替えすることによシ、入
カオフセ、ト電圧の影響を除き、少ない電力消費のもと
て積分値の誤差を無くすことができるから２例えば、電
流を多くとることのできない宇宙用機器等に適用してそ
の得られる効果は犬である。
セット時にオペアンプの出力側に発生した入力オフセッ
ト電圧を入力端間に接続されたコンデンサに蓄えさせ、
リセット解除時に、そのコンデンサの極性を反転させて
非反転入力端子と接地間に接続替えすることによシ、入
カオフセ、ト電圧の影響を除き、少ない電力消費のもと
て積分値の誤差を無くすことができるから２例えば、電
流を多くとることのできない宇宙用機器等に適用してそ
の得られる効果は犬である。
【図面の簡単な説明】
第１図は従来の一般的な積分器の構成例を示す回路図、
第２図は従来の入力オフセット電圧の影響を除去した積
分器の構成例を示す回路図、第３図は本発明による高精
度積分器の実施例の構成を示す回路図、第４図（ａ）お
よび（ｂ）は、第３図における実施例のそれぞれリセッ
ト時およびリセ、トフ臀除時の状態を示す等測的な回路
図である。 図において、２１はオベアンフ０，２２．’２７はコン
デンサ、２３．２４は抵抗、２５，２６゜２８〜３０は
スイッチでちる。 第３図
第２図は従来の入力オフセット電圧の影響を除去した積
分器の構成例を示す回路図、第３図は本発明による高精
度積分器の実施例の構成を示す回路図、第４図（ａ）お
よび（ｂ）は、第３図における実施例のそれぞれリセッ
ト時およびリセ、トフ臀除時の状態を示す等測的な回路
図である。 図において、２１はオベアンフ０，２２．’２７はコン
デンサ、２３．２４は抵抗、２５，２６゜２８〜３０は
スイッチでちる。 第３図
Claims (1)
- １、 リセットした時に、出力側に発生した入力オフセ
ット電圧を蓄積するコンデンサを反転入力端子と接地と
の間に接続し、前記リセットを解除した時に、非反転入
力端子と接地との間の接続を切シ離し、該切）離された
間に前記コンデンサを該コンデンサの前記反転入力端子
側に接続されていた電極を接地側にし、前記接地側に接
続されていた電極を非反転入力端子側にして挿入、接続
替えすることを特徴とする高精度積分器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17407383A JPS6068476A (ja) | 1983-09-22 | 1983-09-22 | 高精度積分器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17407383A JPS6068476A (ja) | 1983-09-22 | 1983-09-22 | 高精度積分器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068476A true JPS6068476A (ja) | 1985-04-19 |
Family
ID=15972161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17407383A Pending JPS6068476A (ja) | 1983-09-22 | 1983-09-22 | 高精度積分器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262981A (ja) * | 1985-05-17 | 1986-11-20 | Toshiba Corp | オ−トゼロ積分装置 |
-
1983
- 1983-09-22 JP JP17407383A patent/JPS6068476A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262981A (ja) * | 1985-05-17 | 1986-11-20 | Toshiba Corp | オ−トゼロ積分装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
| JPH0132566B2 (ja) | ||
| JPS6068476A (ja) | 高精度積分器 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| US4211939A (en) | Operational amplifier with switching error elimination | |
| JPS5894219A (ja) | フイルタ回路 | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| JP2684917B2 (ja) | レコーダ回路 | |
| JPS6339790Y2 (ja) | ||
| JPS59171822A (ja) | 温度検出回路 | |
| JPH024955B2 (ja) | ||
| JPS6052107A (ja) | 双方向アクテイブ・フイルタ回路 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPS60675Y2 (ja) | 信号加算回路 | |
| JPS6333003A (ja) | オフセツト補正回路 | |
| JPS588171U (ja) | アナログ電圧信号切換接点の点検回路 | |
| JPS5885250U (ja) | 積分器 | |
| JPS5916079A (ja) | ミラ−積分回路 | |
| JPH01321716A (ja) | 能動フイルタ | |
| JPS6161286B2 (ja) | ||
| JPH0376042B2 (ja) | ||
| JPS61260708A (ja) | 差動増幅回路 | |
| JPS6138883B2 (ja) | ||
| JPH0422368B2 (ja) | ||
| JPS58171107A (ja) | 負帰還増幅器 |