JPS6333003A - オフセツト補正回路 - Google Patents
オフセツト補正回路Info
- Publication number
- JPS6333003A JPS6333003A JP61175537A JP17553786A JPS6333003A JP S6333003 A JPS6333003 A JP S6333003A JP 61175537 A JP61175537 A JP 61175537A JP 17553786 A JP17553786 A JP 17553786A JP S6333003 A JPS6333003 A JP S6333003A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- resistor
- input terminal
- inverting input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、演算増幅器のオフセット補正回路、特に安
価なコンデンサを使用できるオフセット補正回路に関す
るものであ仝。
価なコンデンサを使用できるオフセット補正回路に関す
るものであ仝。
第２図は従来のオフセット補正回路の回路図であり、図
において（１）は負帰還増幅を施した第１の演算増幅器
（以下オペアンプと云う） 、（２）は一端が外部入力
に接続されかつ他端が第１のオペアンプ（１）の反転入
力端子に接続された第１の抵抗（入力抵抗）、（６）は
一端が第１のオペアンプの反転入力端子に接続されかつ
他端が第１のオペアンプの出力端子に接続された第２の
抵抗（帰還抵抗）、（４）は第２のオペアンプ、（５）
は一端が第１のオペアンプ（１）の出力端子に接続され
かつ他端が第２のオペアンプ（４）の反転入力端子に接
続された第３の抵抗（積分抵抗）、体）は一端が第２の
オペアンプ（４）の反転入力端子に接続されかつ他端が
第２のオペアンプ（４）の出力端子および第１のオペア
ンプ（１）の非反転入力端子に接続されたコンデンサ（
積分コンデンサ）、（７）は一端が第２のオペアンプ（
４）の非反転入力端子に接続されかつ他端がアースに接
続された第４の抵抗である。
において（１）は負帰還増幅を施した第１の演算増幅器
（以下オペアンプと云う） 、（２）は一端が外部入力
に接続されかつ他端が第１のオペアンプ（１）の反転入
力端子に接続された第１の抵抗（入力抵抗）、（６）は
一端が第１のオペアンプの反転入力端子に接続されかつ
他端が第１のオペアンプの出力端子に接続された第２の
抵抗（帰還抵抗）、（４）は第２のオペアンプ、（５）
は一端が第１のオペアンプ（１）の出力端子に接続され
かつ他端が第２のオペアンプ（４）の反転入力端子に接
続された第３の抵抗（積分抵抗）、体）は一端が第２の
オペアンプ（４）の反転入力端子に接続されかつ他端が
第２のオペアンプ（４）の出力端子および第１のオペア
ンプ（１）の非反転入力端子に接続されたコンデンサ（
積分コンデンサ）、（７）は一端が第２のオペアンプ（
４）の非反転入力端子に接続されかつ他端がアースに接
続された第４の抵抗である。
従来のオフセット補正回路は上述したよう（こ構成され
ており、第１の抵抗（２）〜第４の抵抗（７）の抵抗値
をそれぞれ”２ ｐ Ｒ５ｐ Ｒ５ｐ Ｒ７で表わしか
つコンデンサ（６）の容量をＣで表わす。
ており、第１の抵抗（２）〜第４の抵抗（７）の抵抗値
をそれぞれ”２ ｐ Ｒ５ｐ Ｒ５ｐ Ｒ７で表わしか
つコンデンサ（６）の容量をＣで表わす。
まず、第２のオペアンプ（４）、第３の抵抗（５）詔よ
びコンデンサ（６）がなく、第１のオペアンプ（１）の
非反転入力端子がアースに接続されている場合を考える
。第１のオペアンプ（１）の出力端子でのオフセット電
圧の大きさだけに着目して考えることにし、外部からの
入力電圧Ｖｉ＝、０．第１のオペアンプ（１）の反転入
力端子、非反転入力端子間のオフセット電圧をＶｏｓ＋
とすると、第１のオペアンプ（１）の出力電圧■０は下
記の（１）式で表わされる。
びコンデンサ（６）がなく、第１のオペアンプ（１）の
非反転入力端子がアースに接続されている場合を考える
。第１のオペアンプ（１）の出力端子でのオフセット電
圧の大きさだけに着目して考えることにし、外部からの
入力電圧Ｖｉ＝、０．第１のオペアンプ（１）の反転入
力端子、非反転入力端子間のオフセット電圧をＶｏｓ＋
とすると、第１のオペアンプ（１）の出力電圧■０は下
記の（１）式で表わされる。
Ｖｏ ＝ （ｊ＋士） Ｖｏｓ＋ ・・・曲（１）
次に、第２のオペアンプ（４）、第６の抵抗（５）詔よ
びコンデンサ（６）がある場合について考える。この時
も第１のオペアンプ（１）の出力端子でのオフセット電
圧の大きさに注目して考えることにし、外部からの入力
電圧Ｖｉ＝０．第１のオペアンプ（１）のオフセット電
圧をＶｏｓｌ、第２のオペアンプ（４）のオフセット電
圧をｖｏｓ２、第２のオペアンプ（４）の出力電圧をｅ
とする。第１のオペアンプ（１）の出力電圧Ｖ。
次に、第２のオペアンプ（４）、第６の抵抗（５）詔よ
びコンデンサ（６）がある場合について考える。この時
も第１のオペアンプ（１）の出力端子でのオフセット電
圧の大きさに注目して考えることにし、外部からの入力
電圧Ｖｉ＝０．第１のオペアンプ（１）のオフセット電
圧をＶｏｓｌ、第２のオペアンプ（４）のオフセット電
圧をｖｏｓ２、第２のオペアンプ（４）の出力電圧をｅ
とする。第１のオペアンプ（１）の出力電圧Ｖ。
に関しては、
ｖＯ＝（θ＋Ｖａｓｔ） （１＋奇）ｅ＠・・・・・（
２）が成立し、第２のオペアンプ（４）の出力電圧θに
関しては ｅ ＝ −−（７ｏ−Ｖｏｓｚ） −ｔ−１−Ｖｏｅｚ
−−−−・（５）Ｃ＠Ｒ５ が成立する。（２）式、（３）式において、充分に時間
が経過した場合、それぞれ（４）式、（５）式が成立す
る。
２）が成立し、第２のオペアンプ（４）の出力電圧θに
関しては ｅ ＝ −−（７ｏ−Ｖｏｓｚ） −ｔ−１−Ｖｏｅｚ
−−−−・（５）Ｃ＠Ｒ５ が成立する。（２）式、（３）式において、充分に時間
が経過した場合、それぞれ（４）式、（５）式が成立す
る。
（１）式と（４）式を比較した場合、オフセット電圧ｖ
０８１とｖ０８２が等しいとして、出力に現われるオフ
セット電圧はＲ２／Ｒ３−）−Ｒ２倍に圧縮されること
がわかり、第２のオペアンプ（４）と第３の抵抗（５）
およびコンデンサ（６）による積分回路とがオフセット
補正回路として動作することが理解される。なお図中、
第２のオペアンプ（４）の非反転入力端子に接続された
第４の抵抗（７）はオフセット電流補正用に用いられる
ものである。
０８１とｖ０８２が等しいとして、出力に現われるオフ
セット電圧はＲ２／Ｒ３−）−Ｒ２倍に圧縮されること
がわかり、第２のオペアンプ（４）と第３の抵抗（５）
およびコンデンサ（６）による積分回路とがオフセット
補正回路として動作することが理解される。なお図中、
第２のオペアンプ（４）の非反転入力端子に接続された
第４の抵抗（７）はオフセット電流補正用に用いられる
ものである。
従来のオフセット補正回路では、積分用のコンデンサ（
６）の両端間にかかる電圧は、（５）式よりり、ここに
アルミ電解コンデンサ等を使用した場合には容量抜けの
恐れがあった。このため、通常、ここには高価なタンタ
ルコンデンサ等を使用しなければならないと云う問題点
があった。
６）の両端間にかかる電圧は、（５）式よりり、ここに
アルミ電解コンデンサ等を使用した場合には容量抜けの
恐れがあった。このため、通常、ここには高価なタンタ
ルコンデンサ等を使用しなければならないと云う問題点
があった。
この発明はこのような問題点を解決するためになされた
もので、積分用のコンデンサとして安価なアルミ電解コ
ンデンサを使用できるオフセット補正回路を提供するこ
とを目的とする。
もので、積分用のコンデンサとして安価なアルミ電解コ
ンデンサを使用できるオフセット補正回路を提供するこ
とを目的とする。
この発明に係るオフセット補正回路は、第２のオペアン
プと第６の抵抗およびコンデンサで構成される積分回路
との出力を第５の抵抗（帰還抵抗）を通して第１のオペ
アンプの反転入力端子に供給しス第１のオペアンプの反
転入力端子にバイアス用抵抗を介して正或いは負の電源
を接続するようｌこしたものである。
プと第６の抵抗およびコンデンサで構成される積分回路
との出力を第５の抵抗（帰還抵抗）を通して第１のオペ
アンプの反転入力端子に供給しス第１のオペアンプの反
転入力端子にバイアス用抵抗を介して正或いは負の電源
を接続するようｌこしたものである。
この発明においては、正或いは負の電源に接続されたバ
イアス用抵抗および第２のオペアンプの出力端子と第１
のオペアンプの非反転入力端子の間に接続された抵抗と
によって第１のオペアンプの出力端子に所定のバイアス
電圧が発生される。
イアス用抵抗および第２のオペアンプの出力端子と第１
のオペアンプの非反転入力端子の間に接続された抵抗と
によって第１のオペアンプの出力端子に所定のバイアス
電圧が発生される。
第１図はこの発明の一実施例を示す回路図であり、第２
図の従来例と違って、コンデンサ（６）の他端と第２の
オペアンプ（４）の出力端子との接続点を第１のオペア
ンプ（１）の非反転入力端子へ直接接続する代りに、上
述した接続点と第１のオペアンプ（１）の非反転入力端
子との間に第５の抵抗（８）を接続すると共に第１のオ
ペアンプ（１）の非反転入力端子と正或いは負の電源と
の間に第６の抵抗（９）を接続したものである。なお、
第５、第６の抵抗（８）、（９）の抵抗値をそれぞれＲ
６，Ｒ９で表わす。また、第２のオペアンプ（４）、第
３の抵抗（５）、コンデンサ（６）および第５の抵抗（
８）でローパスフィルタが構成される。
図の従来例と違って、コンデンサ（６）の他端と第２の
オペアンプ（４）の出力端子との接続点を第１のオペア
ンプ（１）の非反転入力端子へ直接接続する代りに、上
述した接続点と第１のオペアンプ（１）の非反転入力端
子との間に第５の抵抗（８）を接続すると共に第１のオ
ペアンプ（１）の非反転入力端子と正或いは負の電源と
の間に第６の抵抗（９）を接続したものである。なお、
第５、第６の抵抗（８）、（９）の抵抗値をそれぞれＲ
６，Ｒ９で表わす。また、第２のオペアンプ（４）、第
３の抵抗（５）、コンデンサ（６）および第５の抵抗（
８）でローパスフィルタが構成される。
上述したように構成されたオフセット補正回路において
、第１のオペアンプ（１）の出力端子に発生するオフセ
ット電圧だけに着目して考えることにし、外部から第１
の抵抗（２）に供給される電圧はＯＶであるとする。第
１のオペアンプ（１）の入力端子間のオフセット電圧を
Ｖｏｓ＋ 、第２のオペアンプ（４）の入力端子間のオ
フセット電圧をＶｏｓ２、第１のオペアンプ（１）の出
力電圧をＶＯ１Ｏ２Ｏ３ペアンプ（４）の出力電圧をｅ
、第１のオペアンプ（１）の非反転入力端子に発生する
電圧を０１、電源電圧をＶｃｃとすると、θ１．Ｖｏ、
ｅに関して下記の（６）式ないしく８）式が成立する。
、第１のオペアンプ（１）の出力端子に発生するオフセ
ット電圧だけに着目して考えることにし、外部から第１
の抵抗（２）に供給される電圧はＯＶであるとする。第
１のオペアンプ（１）の入力端子間のオフセット電圧を
Ｖｏｓ＋ 、第２のオペアンプ（４）の入力端子間のオ
フセット電圧をＶｏｓ２、第１のオペアンプ（１）の出
力電圧をＶＯ１Ｏ２Ｏ３ペアンプ（４）の出力電圧をｅ
、第１のオペアンプ（１）の非反転入力端子に発生する
電圧を０１、電源電圧をＶｃｃとすると、θ１．Ｖｏ、
ｅに関して下記の（６）式ないしく８）式が成立する。
ＲｇＶＣｅ 十Ｒ９ｅ
” ”’ Ｒ８＋Ｒ９°−−−−−− （６）Ｒ３・
・・・・・・（７） Ｖｏ ＝ （ｅ、 ＋Ｖｏｓ＋） （１＋可）ｅ ＝
ＶＯ３２−（Ｖｏ−ＶＯ８２）ｆｆｉ −・・
・・・ａ （８）ここでｔは経過時間である。
・・・・・・（７） Ｖｏ ＝ （ｅ、 ＋Ｖｏｓ＋） （１＋可）ｅ ＝
ＶＯ３２−（Ｖｏ−ＶＯ８２）ｆｆｉ −・・
・・・ａ （８）ここでｔは経過時間である。
（６）弐〜（８）式より
（９）式および（１０）式より時間が充分に経過した後
のＴｏ、ｅは、ｔ−＋ωとしてそれぞれｖＯ＝ｖｏｅ２
・・・・・・（１１） （１１）式の結果により第１のオペアンプ（１）の出力
端子に発生するオフセット電圧は第２のオペアンプ（４
）のオフセット電圧のみとなる。また、第２のオペアン
プ（４）の出力端子に発生する電圧は、ＶｃｃをＶｏｓ
ｌ、 Ｖｏθ２に対して充分に大きくとり、各抵抗値を
適切に組合わせることｌこより、任意の大きさＩこする
ことができ、従って第２のオペアンプ（４）の帰還回路
に接続されているコンデンサ（６）の両端間に充分なバ
イアス電圧を発生させ得ることがわかる。
のＴｏ、ｅは、ｔ−＋ωとしてそれぞれｖＯ＝ｖｏｅ２
・・・・・・（１１） （１１）式の結果により第１のオペアンプ（１）の出力
端子に発生するオフセット電圧は第２のオペアンプ（４
）のオフセット電圧のみとなる。また、第２のオペアン
プ（４）の出力端子に発生する電圧は、ＶｃｃをＶｏｓ
ｌ、 Ｖｏθ２に対して充分に大きくとり、各抵抗値を
適切に組合わせることｌこより、任意の大きさＩこする
ことができ、従って第２のオペアンプ（４）の帰還回路
に接続されているコンデンサ（６）の両端間に充分なバ
イアス電圧を発生させ得ることがわかる。
以上の説明では、第２のオペアンプ（４）の出力を第１
のオペアンプ（１）の非反転入力端子に帰還する場合に
ついて述べたが、帰還ループの極性（こより反転入力端
子に帰還した場合についても同様の効果が得られること
は云うまでもない。
のオペアンプ（１）の非反転入力端子に帰還する場合に
ついて述べたが、帰還ループの極性（こより反転入力端
子に帰還した場合についても同様の効果が得られること
は云うまでもない。
また、バイアス用の第６の抵抗（９）を第１のオペアン
プ（１）の非反転入力端子に接続した場合について述べ
たが、反転入力端子に接続しても同様の効果が得られる
ことも云うまでもない。
プ（１）の非反転入力端子に接続した場合について述べ
たが、反転入力端子に接続しても同様の効果が得られる
ことも云うまでもない。
以上のようｌこ、この発明によれば、第２のオペアンプ
の出力端子と電源の間に２個の抵抗を直列に接続し、こ
れら抵抗の接続点を第１のオペアンプの非反転入力端子
に接続することにより積分回路を構成するコンデンサの
両端に一定の電圧が発生されるようにしたので、アルミ
’Ｉ！解コンデンサ特有の無負荷時における容量抜けの
モードが発生しないため、高価なタンタルコンデンサの
代り１こ安価なアルミ電解コンデンサを使用でき、オフ
セット補正回路を安価に製作することができる効果があ
る。
の出力端子と電源の間に２個の抵抗を直列に接続し、こ
れら抵抗の接続点を第１のオペアンプの非反転入力端子
に接続することにより積分回路を構成するコンデンサの
両端に一定の電圧が発生されるようにしたので、アルミ
’Ｉ！解コンデンサ特有の無負荷時における容量抜けの
モードが発生しないため、高価なタンタルコンデンサの
代り１こ安価なアルミ電解コンデンサを使用でき、オフ
セット補正回路を安価に製作することができる効果があ
る。
第１図はこの発明の一実施例を示す回路図、第２図は従
来のオフセット補正回路を示す回路図である。 図において、（１）は第１のオペアンプ、（２）は第１
の抵抗、（５）は第２の抵抗、（４）は第２のオペアン
プ、（５）は第３の抵抗、（６）はコンデンサ、（７）
は第４の抵抗、（８）は第５の抵抗、（９）は第６の抵
抗、（Ｖｃｃ）は電源である。 なお、図中、同一符号は同一、又は相当部分を示す。
来のオフセット補正回路を示す回路図である。 図において、（１）は第１のオペアンプ、（２）は第１
の抵抗、（５）は第２の抵抗、（４）は第２のオペアン
プ、（５）は第３の抵抗、（６）はコンデンサ、（７）
は第４の抵抗、（８）は第５の抵抗、（９）は第６の抵
抗、（Ｖｃｃ）は電源である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- １）負帰還増幅を施した第１の演算増幅器と、第２の演
算増幅器、抵抗およびコンデンサから成り、前記第１の
演算増幅器の出力をこの第１の演算増幅器のいずれか一
方の入力端子に抵抗帰還させるローパスフィルタと、前
記第１の演算増幅器のいずれか一方の入力が端子と正或
いは負の電源との間に接続されたバイアス用抵抗とを備
えたことを特徴とするオフセット補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61175537A JPH0666602B2 (ja) | 1986-07-28 | 1986-07-28 | オフセツト補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61175537A JPH0666602B2 (ja) | 1986-07-28 | 1986-07-28 | オフセツト補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333003A true JPS6333003A (ja) | 1988-02-12 |
| JPH0666602B2 JPH0666602B2 (ja) | 1994-08-24 |
Family
ID=15997807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61175537A Expired - Fee Related JPH0666602B2 (ja) | 1986-07-28 | 1986-07-28 | オフセツト補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666602B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456506A (ja) * | 1990-06-26 | 1992-02-24 | Nec Corp | オフセット成分除去回路 |
-
1986
- 1986-07-28 JP JP61175537A patent/JPH0666602B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456506A (ja) * | 1990-06-26 | 1992-02-24 | Nec Corp | オフセット成分除去回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666602B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS603098A (ja) | 電圧電流変換回路 | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| JPS6333003A (ja) | オフセツト補正回路 | |
| JPS5894219A (ja) | フイルタ回路 | |
| JPH0266613A (ja) | 定電流回路 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH0441611Y2 (ja) | ||
| JP2001183396A (ja) | 差動プローブ | |
| JPS61104246A (ja) | 湿度検出回路 | |
| JPS5821211Y2 (ja) | リニアｉｃの耐ノイズ回路 | |
| JPS5822336Y2 (ja) | アクティブ・フィルタ−回路 | |
| JPH0398305A (ja) | 差動増幅器 | |
| JPH0376042B2 (ja) | ||
| JPH0321054Y2 (ja) | ||
| JPS6020641A (ja) | 信号圧縮回路装置 | |
| JPS6068476A (ja) | 高精度積分器 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0543532Y2 (ja) | ||
| JPS61120513A (ja) | バイクワツド型定電流アクテイブフイルタ | |
| JPS59174726U (ja) | 周波数比例進相回路 | |
| JPS60261209A (ja) | Ｉｃ化安定抵抗回路 | |
| JPH08307205A (ja) | 複数入力フィルタ回路 | |
| JPS63235871A (ja) | 電流電圧変換回路 | |
| JPH0379950B2 (ja) | ||
| JPH08307206A (ja) | 複数入力フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |