JPS6069928A - デルタ変調信号の伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、オーディオ信号等のアナログ信号をデルタ変
調方式または適応デルタ変調方式によって変調して得ら
れるデルタ変調信号を伝送する方法に関する。

デルタ変調方式及び適応デルタ変調方式は、簡単な符号
器でアナログ信号をディジタル信号に変換できかつ時間
軸圧縮効果の高い変調方式として知うしている。これら
の変調方式によって得られたデルタ変調信号を送信用の
信号として用いてアナログ信号を伝送する従来の伝送方
法による伝送系を示す。第１図において、アナログ信号
が変調器１に供給されている。変調器１においてアナロ
グ信号は、入力フィルタ２によって不要々高周波成分が
除去されたのち比較回路３の正側入力端子に供給される
。比較回路３の出力は標本化回路４に供給されている。

標本化回路４は、例えば所定時間τおきに発生ずるサン
プリングクロック信号αがクロック入力端子に供給され
ているＤ形フリップフロップで形成されており、サンプ
リングクロック信号σの発生時に比較回路３の出力を保
持して出力する構成となっている。この標本化回路４の
出力が積分回路からなる復号回路５に供給されてアナロ
グ信号に復号される。この復号回路５の出力は、比較回
路３の負側入力端子に供給される。そうすると、比較回
路３において入力フィルタ２より出力されるオーディオ
信号と復号回路５の出力とが比較されて両信号間の差に
応じた誤差信号が出力される。サンプリングクロック信
号ａの発生時にこの誤差信号のレベルが負であれば標本
化回路４よシ符号０に対応したレベルを有する信号が出
力されかつ誤差信号のレベルが正であれば標本化回路４
よシ符号１に対応したレベルを有する信号が出力される
。従って、標本化回路４の出力はＮＲ，Ｚ　（Ｎｏｎ−
４％ｅｔｕｒｎ、　ｔｏ　Ｚｅｒｏ’）形式のビットシ
リアルなディジタル信号となる。この標本化回路４より
出力されたディジタル信号がデルタ変調信号として伝送
媒体６を介して復調器７及びクロック抽出回路８に供給
される。クロック抽出回路８は、ＰＬＬ（ＰｈａｓＣＬ
ｏｃｌｃｅｄ　Ｌｏｏｐ　）回路等からなシ、伝送媒体
６を介して供給されたデルタ変調信号から復調用のクロ
ックを抽出する。復調器７において、デルタ変調信号は
標本化回路９に供給されている。標本化回路９は、標本
化回路４と同様にクロック抽出回路８によって抽出され
た復調用のサンプリングクロック信号すがクロック入力
端子に供給されているＤ形フリノプフロノゾで形成され
ている。この標本化回路９の出力が積分回路からなる復
号回路１０に供給されてアナログ信号に復号される。こ
の復号回路１０より出力されたアナログ信号が出力フィ
ルタ１１に供給されて不要成分が除去される。

尚、適応デルタ変調方式による場合には復号回路５及び
１０として積分回路の他ステップ幅制御回路を含んだ構
成のものが用いられる。また、伝送媒体６に供給される
ＮＲＺ形式のビットシリアルなディジタル信号は伝送媒
体６の性質に応じてＮＲＺ形式以外の他の形式の信号に
変換されだ９或いはビットシリアルなディジタル信号に
よって示されるビット列を所定数ビットの符号語の列に
変換してこの符号語に応じた信号に変換される場合があ
る。

以上の如き従来の伝送系においては変調器ｌより出力さ
れたディジタル信号中に同一符号が多数連続して現われ
る確率は小さい。同一符号が多数連続するという現象は
、勾配過負荷時のみに現われるからである。特に適応デ
ルタ変調方式ではステツプ幅が入力波形の勾配に適応し
て変化するため、このような現象の発生する確率は更に
小さくなる。従って、Ｎ几Ｚ形式のディジタル信号のま
まデルタ変調信号が伝送された場合でも最大符号反転間
隔が十分小さくなり、クロック抽出回路８において復調
用のクロック信号を抽出するいわゆる′セルフクロッキ
ングが可能となる。

ところが、伝送媒体６において伝送誤りの発生は避けら
れず、復調器７より出力されるアナログ信号に歪が発生
することとなる。この伝送誤りとしてｌビット単位のい
わゆるランダム誤シと多数ビットに亘るバースト誤りと
があるが、デルタ変調方式及び適応デルタ変調方式では
ランダム誤りによシ出力アナログ信号に発生する歪は小
さい。

これは、基本的に変調及び復調の過程において１ビツト
の重みが小さいことに起因している。しかし、バースト
誤りは出力アナログ信号に大きな歪を発生させることに
なる。すなわち、バースト誤りが発生した場合には復調
器７に入力されるディジタル信号中に同一符号が多数連
続して現われる。

復調器７ではこの様なディジタル信号は＠、激な波形の
上昇または下降として復調されて大きな雑音となる。そ
れと同時に、符号反転間隔が極めて犬となってセルフク
ロッキングが不可能となる。

そこで、本発明の目的はバースト誤りが発生しても大き
な雑音が発生せずかつセルフクロノキングが可能なデル
タ変調信号の伝送一方法を提供することである。

本発明によるデルタ変調信号の伝送方法は、デルタ変調
信号によって示されたビット列を形成するビットのうち
連続する第１所定数個のビットを第２所定数個のビット
おきに反転して得られるビット列に応じた信号を伝送用
の信号と１７で用いることを特徴としている。

以下、本発明の実施例につき第２図乃至第４図を参照し
て詳細に説明する。

第２図において、変調器１より出力されたディジタル信
号はシリアル／・ぐラレル変換回路１２によって１ワー
ド８ビツトの符号語に変換される。この８ビツトの符号
語を形成するビットのうち上位４ビツトは、インバータ
１３〜１６によってそれぞれ反転されたのち伝送媒体６
に供給される。また、８ビツトの符号語を形成するビッ
トのうち下位４ビツトは直接伝送媒体６に供給される。

伝送媒体６から出力される符号語を形成するビットのう
ち上位４ビツトはインバータ１７〜２０によってそれぞ
れ反転されだのちパラレル／シリアル変換回路２１に供
給されかつ下位４ビツトは直接パラレル／シリアル変換
回路２１に供給される。パラレル／シリアル変換回路２
１よりビットシリアルなデータ信号が出力されて復調器
７及びクロック抽出回路８に供給される。

以上の構成において、変調器１より第３図（Ａ）に示す
如きビット列に応じたディジタル信号が出力されるとシ
リアル／パラレル変換器１２より同図（Ｂ）に示す如き
符号語が出力される。この符号語は、インバータ１３〜
１６の作用によって同図（Ｃ）に示す如き符号語に変換
されて伝送媒体６に供給される。この伝送媒体６におい
て伝送ムリが発生し７なかった場合には供給された符号
語と同一の符号語が伝送媒体６より出力されるので、イ
ンバータ１７〜２０及び・やラレル／シリアル変換器２
１の作用によって変換器１から出力されたディジタル信
号と同一のディジタル信号が復調器７に供給されること
となる。ところが、伝送媒体６においてパースト誤りが
発生した場合には伝送媒体６より出力される符号語を形
成するビットが例えば同図（Ｄ）に示す如く全て０とな
る。しかしながら、インバータ１７〜２０の作用によっ
てノクラレル／シリアル変換器２１には同図（Ｅ）に示
す如く、上位４ビツトが１でありかつ下位４ビツトが０
の符号語が供給されることとなる。従って、・ヤラレル
／シリアル変換器２１よシ同図（Ｆ）に示す如く４ビツ
トが連続して１となりかつその後４ビツトが連続してＯ
となったビット列に応じたディジタル信号が出力される
。

かかるディジタル信号が復号回路７に供給されると復号
回路７より同図（Ｇ）に示す如くザンｆ　リング間隔て
の４倍の時間に亘って上昇しかつ次の時間４τに亘って
下降する波形を有する信号が出力される。

伝送媒体６におけるバースト誤シは複数の符号語に亘っ
て生じることが多いので、復号回路１０の出力は第４図
に示す如く周期Ｔ（’Ｉ’＝８τ）を有する鋸歯状波信
号となる。この周期Ｔの逆数ずなわち復号回路１０より
出力された第４図に示す如き信号の基本周波数が入力ア
ナログ信号の周波数帯域の上限よりも犬であれば、第４
図に示す如き信号は出力フィルタ１１によって除去され
ることとなって、復調器７の出力は無信号状態となる。

また、この場合クロック抽出回路８の入力においては符
号の反転が４ビツト毎に生じるためセルフクロッキング
が可能となる。

尚、以上の如き効果は、バースト誤りによって伝送媒体
６より出力される符号語を形成するビット全てが１にな
った場合も同様にして得られる。

まだ、伝送媒体６での伝送誤りの影響を低減させるだめ
、シリアル／・ぐラレル変換回路１２の出力に対し誤り
検出及び誤り訂正が可能となるような符号化を行ない、
・ぐラレル／シリアル変換回路２１０入力の段階でこれ
を復号化して誤りの検出及び訂正を行なうことが考えら
れる。しかしながら、かかる誤り検出訂正用の符号化を
行なっても長期に亘るパースト誤りが生じてデータがす
べて「０」になった場合には当該符号化による誤りの検
出及び訂正が不用能になることが多い。かかる場合にお
いても本発明によればデータ中に１が４個連続するだめ
、少なくとも誤りの検出が可能となる。

尚、上記実施例においてはデルタ変調信号に対応するビ
ット列を形成するビットのうち連続する４ビツトを４ビ
ツトおきに反転させていたが、反転ビット数及び非反転
ビット数はそれら双方の和とサンプリング周期τとの積
の逆数が入力アナログ信号の周波数帯域の上限よシも大
になれば４以外のいずれであってもよく、かつ互いに等
しくなくてもよい。また、反転ビット数及び非反転ビッ
ト数を共に１にすると伝送媒体の性質によっては伝送に
適さ々い信号が得られる。すなわち、デルタ変調方式及
び適応デルタ変調方式においては、入力アナログ信号の
波形の勾配が極めて小さい場合には変調信号として交番
符号（・・・・・・０１０１０１・・・）に応じた信号
が得られる。この交番符号におけるビットを１ビツトお
きに反転させると同符号が連続することとな９直流酸分
が生じることになる。

以上の条件及び装置の規模を考慮すると、反転ビット数
及び非反転ビット数は４若しくは２が適当である。

以上詳述した如く本発明によ扛ば、デルタ変調信号によ
って示されたビット列を形成するビットのうち連続する
第１所定数個のビットを第２所定数個のビットおきに反
転して得だビット列に応じた信号が伝送用の信号とされ
るので、伝送媒体でバースト誤シが発生した場合も出力
アナログ信号中に大きな雑音が生じることがなくかつ伝
送媒体からの出力によるセルフクロッキングも可能とす
ることができる。更に、誤シの検出も可能とすることが
で、きるのである。

【図面の簡単な説明】

第１図は、従来の伝送方法による伝送系を示すブロック
図、第２図は、本発明の一実施例を示すブロック図、第
３図は、第２図の伝送系の各部の動作を示す図、第４図
は、バースト誤りが発生したときに第２図伝送系によっ
て得られる出力アナ△ ログ信号を示す波形図である。 主要部分の符号の説明 ■・・・変調器　６・・・伝送媒体 ７・・・復調器 １２・・シリアル／パラレル変換回路 １３〜１６．１７〜２０・・・インバータ２１・・・・
ぐラレル／シリアル変換回路出願人　・ぐイオニア株式
会社 代理人　弁理士藤村元彦（外１名）

Claims (4)

【特許請求の範囲】
1. （１）　アナログ信号を所定時間おきに標本化したとき
   に得られかつ互いに隣接する標本値間の差を２つの状態
   のうちのいずれか一方に対応させて得られるビット列に
   応じたディジタル信号からなるデルタ変調信号の伝送方
   法であって、前記デルタ変調信号によって示されたビッ
   ト列を形成するビットのうち連続する第１所定数個のビ
   ットを第２所定数個のビットおきに反転して得られるビ
   ット列に応じた信号を伝送用の信号として用いて前記デ
   ルタ変調信号を伝送することを特徴とするデルタ変調信
   号の伝送方法。
2. （２）前記第１所定数及び第２所定数は、該双方の和と
   前記所定時間との積の逆数が前記アナログ信号の周波数
   帯域の上限より犬となるような数であることを特徴とす
   る特許請求の範囲第１項記載のデルタ変調信号の伝送方
   法。
3. （３）前記第１所定数及び第２所定数は、共に２である
   ことを特徴とする特許請求の範囲第１項記載のデルタ変
   調信号の伝送方法。
4. （４）前記第１所定数及び第２所定数は、共に４である
   ことを特徴とする特許請求の範囲第１項記載のデルタ変
   調信号の伝送方法。