JPS6070840A - 同期パタ−ン - Google Patents
同期パタ−ンInfo
- Publication number
- JPS6070840A JPS6070840A JP59178562A JP17856284A JPS6070840A JP S6070840 A JPS6070840 A JP S6070840A JP 59178562 A JP59178562 A JP 59178562A JP 17856284 A JP17856284 A JP 17856284A JP S6070840 A JPS6070840 A JP S6070840A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization pattern
- pattern
- bit
- level
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Holo Graphy (AREA)
- Electrophonic Musical Instruments (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、レベル移行の完全な列および間づ2のある列
を有1−るパイフェーズ・コード1ておいて伝送される
PCM惰号に対1−ろ同1す1パターンに関する。
を有1−るパイフェーズ・コード1ておいて伝送される
PCM惰号に対1−ろ同1す1パターンに関する。
従来の技術
3 In+πビデオ会絨、オーディ第1vF死グループ
の第12回・会合(1983年6月28I」、東〉JO
において、それぞれ1.5クロック周期の長さを有する
2ソの相互に反転された2つg)ピノ1゛がら成る、パ
イフェーズ信号に対1−る同期パターンか提案された。
の第12回・会合(1983年6月28I」、東〉JO
において、それぞれ1.5クロック周期の長さを有する
2ソの相互に反転された2つg)ピノ1゛がら成る、パ
イフェーズ信号に対1−る同期パターンか提案された。
パイフェーズ1g号では定核によれはレベル移行間隔の
最大比は21とボめられている。この比を61にまで尚
めるとパイフェーズ・スペクトルは著しく影響を受ける
。この不都合な点を補償するために、別の等化回路並び
に広範な伝送チャネルが必要である。
最大比は21とボめられている。この比を61にまで尚
めるとパイフェーズ・スペクトルは著しく影響を受ける
。この不都合な点を補償するために、別の等化回路並び
に広範な伝送チャネルが必要である。
発明かMイ夫しようと′1″ろ問題点
本発明は、バイフェーズスペクトルに対して僅かな影響
しか及ぼさない、パイフェーズ信号に対′1〜る同((
月パターンを1是供することて゛ある。
しか及ぼさない、パイフェーズ信号に対′1〜る同((
月パターンを1是供することて゛ある。
問題点をllIイ決する1こめの手段
この課題は本発明によれは慣訂aIV求の範囲第コ填の
要旨に記載の猶成によって解決さλする。
要旨に記載の猶成によって解決さλする。
本4(=明の有オリな実施レリは1守、i/f請J〈の
1陀囲の実施悪椋項に記1戊されている。
1陀囲の実施悪椋項に記1戊されている。
発明の作用
本発明によれは、同期パターンの唄域におけろレベル移
行の同面はパイフェーズ16号の歯合ト1Tf14>N
O−5乃至1 ヒツトXJIJI (:Aj)ル。’
Co)?、r”、 iiJ++数個の長い半波σ)両側
にそれくれへ′r数個の連続する短い半波かある。パイ
フェーズ1占けとのi贋異は牢に、埋玩する欠0い胎、
妓の々父がにγ々又−06シイクことたけである。障告
を受けでいないバイ7」−一ズ(M号では連続する短い
半波の奴は吊にliJ:+ り’1でなけれ1・まなら
ない。
行の同面はパイフェーズ16号の歯合ト1Tf14>N
O−5乃至1 ヒツトXJIJI (:Aj)ル。’
Co)?、r”、 iiJ++数個の長い半波σ)両側
にそれくれへ′r数個の連続する短い半波かある。パイ
フェーズ1占けとのi贋異は牢に、埋玩する欠0い胎、
妓の々父がにγ々又−06シイクことたけである。障告
を受けでいないバイ7」−一ズ(M号では連続する短い
半波の奴は吊にliJ:+ り’1でなけれ1・まなら
ない。
実施例
次に本発明を図示の夾hI!Iり1]につき1ス1四ケ
用いて詳、菌に説明1−る、 第1図fコ2、バイフェーズレベル〕凸号に対1−ろ同
期パターン8を示1−1 aにおいては同期パターン8に[110をイjするビッ
トか先行しておr)、 bにおいては1直1を41するヒ゛ノドが先イーエして
いる。同期パターン8は、’/2ビットクロックたけシ
フトされている。これによりビットセルの具申、νIj
ちヒツトクロックのJul 間中のレベル移行はもはや
生じない。パイフェーズレベル11−1号に対して栴戚
されてい会テ゛コーダ回路(、I−1このビット&lI
な非バイフェーズレベル悟−号として検出する。同IL
I4パターン8−2、第1図に図示の例においてろビッ
トから成る。最初の2つノヒノ) tj 、 fLは相
互に反転ひれておりかつそれぞれ1つのビットタロツク
の長さを有する。同期パターン8の第6ビツトは同期パ
ターン8に先行1−るビットと同じである。同JVIパ
クーンの前に1もしくはOを置くことによってその都5
ず同じJh動特性(第1図aまたは第1図b)を同期パ
ターンとし−(発生]ることかで@ろ。ε131図の」
易合同ル1パターンを4ビツトから十再ノ戎することも
できる。
用いて詳、菌に説明1−る、 第1図fコ2、バイフェーズレベル〕凸号に対1−ろ同
期パターン8を示1−1 aにおいては同期パターン8に[110をイjするビッ
トか先行しておr)、 bにおいては1直1を41するヒ゛ノドが先イーエして
いる。同期パターン8は、’/2ビットクロックたけシ
フトされている。これによりビットセルの具申、νIj
ちヒツトクロックのJul 間中のレベル移行はもはや
生じない。パイフェーズレベル11−1号に対して栴戚
されてい会テ゛コーダ回路(、I−1このビット&lI
な非バイフェーズレベル悟−号として検出する。同IL
I4パターン8−2、第1図に図示の例においてろビッ
トから成る。最初の2つノヒノ) tj 、 fLは相
互に反転ひれておりかつそれぞれ1つのビットタロツク
の長さを有する。同期パターン8の第6ビツトは同期パ
ターン8に先行1−るビットと同じである。同JVIパ
クーンの前に1もしくはOを置くことによってその都5
ず同じJh動特性(第1図aまたは第1図b)を同期パ
ターンとし−(発生]ることかで@ろ。ε131図の」
易合同ル1パターンを4ビツトから十再ノ戎することも
できる。
第2図(・ま、パイフェーズ・マークもしくはパイフェ
ーズ・スペース信号に対′1−る同Jυ1パターン9を
示す。この場合同期パターン9に先行1−るビットによ
って同Jυ]パターン9の第1ビツトとそれに先行1−
ろ子8−タビソトとの間のレベル移行の方向か次まろ。
ーズ・スペース信号に対′1−る同Jυ1パターン9を
示す。この場合同期パターン9に先行1−るビットによ
って同Jυ]パターン9の第1ビツトとそれに先行1−
ろ子8−タビソトとの間のレベル移行の方向か次まろ。
このレベル移行の方向に応じ−(、b″r、たはCに図
示のパターンか生じる。本来θ)同期パターンのMfl
の1加ビットによってこの場合も同」υjパターンの1
9! ’talの、rイ過を畳き度 出すことかできる。この+I/Il]ビットはその都寅
、同期パターン社過に対して基準となるレベル移行か所
望の方向馨侍ろよ5 (/l1選択されるへきである。
示のパターンか生じる。本来θ)同期パターンのMfl
の1加ビットによってこの場合も同」υjパターンの1
9! ’talの、rイ過を畳き度 出すことかできる。この+I/Il]ビットはその都寅
、同期パターン社過に対して基準となるレベル移行か所
望の方向馨侍ろよ5 (/l1選択されるへきである。
同ル1パl−ン′1.3ないしく・をバイフ上−ズ・マ
ークにしたかつ−C〜8調する際、aに1ン1示のピッ
[・パターンか生じ、バイフーL−ズ スペースにした
かつて儂調1−る除dに1丁のビットパターンか生じる
。
ークにしたかつ−C〜8調する際、aに1ン1示のピッ
[・パターンか生じ、バイフーL−ズ スペースにした
かつて儂調1−る除dに1丁のビットパターンか生じる
。
第ろ1/1は、ブロック同11JI (r1’i ’x
取出1−にめθ)回路を示1″。入力端j1に、」ソ[
・/マイフコニーズ1と称1゛る任:Cのパイフェーズ
[a’−1か加わる1、入力端1は、排曲的ORケ’−
1−40)一方Cノ)人力Nに導かれている。1〕フリ
ツプ フロツノ05は、クロック周波afTの2倍θ)
周反数でクロック11flJ allされる。Dフリッ
プ・フロツノ″′5の出力1i1112に、バイフェー
ズ1情号に対して1/2ビット周期たけずれたパイフェ
ーズ2情号か現わAtで、排他的’ORケ”−ト4の他
方σ)人力11!’I K iJl、i’+j QオL
る。 4Jr他的ORケ”−ト tl(7’) 1−1
xl力11ill を五N(]< ケ”−1゛6の一力
の入力端に候絖されている。NORケゝ−ト6の11L
!方の人力1則にはピットクロックfTが伊、給される
。NORケ゛−)Uの出力1則γで、ブロック回期・1
8号か取出し勇1止である。
取出1−にめθ)回路を示1″。入力端j1に、」ソ[
・/マイフコニーズ1と称1゛る任:Cのパイフェーズ
[a’−1か加わる1、入力端1は、排曲的ORケ’−
1−40)一方Cノ)人力Nに導かれている。1〕フリ
ツプ フロツノ05は、クロック周波afTの2倍θ)
周反数でクロック11flJ allされる。Dフリッ
プ・フロツノ″′5の出力1i1112に、バイフェー
ズ1情号に対して1/2ビット周期たけずれたパイフェ
ーズ2情号か現わAtで、排他的’ORケ”−ト4の他
方σ)人力11!’I K iJl、i’+j QオL
る。 4Jr他的ORケ”−ト tl(7’) 1−1
xl力11ill を五N(]< ケ”−1゛6の一力
の入力端に候絖されている。NORケゝ−ト6の11L
!方の人力1則にはピットクロックfTが伊、給される
。NORケ゛−)Uの出力1則γで、ブロック回期・1
8号か取出し勇1止である。
第4図は、第6図において生じる谷パルスの波形を不丁
パルス勝図である。第1列には、バイフェーズ11g号
に対1−るIIJRZ信号lJ・示されているか、この
賜合バイフェーズ1 (M号はパイフェーズ レベル1
8号である(第1図a)。同期パターン8は6つのビッ
トfL、 fjおよびOかも成る。信号σ)侑号は、第
6図の企号に相応1−る4、ての1に、1はバイフェー
ズ1イぎ号であr)、2f’l、パイフェーズノ情号で
あr)、3は排他的ORケゞ−ト4の出力信号であり、
7は取出された同Jυ+1=−<号である。列rから、
同期パターン8の部分にオdいてのみ出力信号が存在す
ることが認められる。
パルス勝図である。第1列には、バイフェーズ11g号
に対1−るIIJRZ信号lJ・示されているか、この
賜合バイフェーズ1 (M号はパイフェーズ レベル1
8号である(第1図a)。同期パターン8は6つのビッ
トfL、 fjおよびOかも成る。信号σ)侑号は、第
6図の企号に相応1−る4、ての1に、1はバイフェー
ズ1イぎ号であr)、2f’l、パイフェーズノ情号で
あr)、3は排他的ORケゞ−ト4の出力信号であり、
7は取出された同Jυ+1=−<号である。列rから、
同期パターン8の部分にオdいてのみ出力信号が存在す
ることが認められる。
基本的におのおののパイフェーズ狛→ツバ、ピノl−、
、t、(期σ)同面において生じろレベル移イゴの2つ
の列を有する。即ち第1列は元金であり、第2列は間隙
を勺している。パイフェーズ レベルにおいて充♀な列
(・まTi’f )g+;を會んでおり、1昌j1勇)
の、める列は必吸にj、己にて勺ミしる1、バイフェー
スマークまた(1バイフエーズ スペースにおいて1田
純皇のある夕1]が;白辛しを訝んている。>シ’−1
0工り1]におけるレベル移行の万1「」jは必度にj
心して生しる。
、t、(期σ)同面において生じろレベル移イゴの2つ
の列を有する。即ち第1列は元金であり、第2列は間隙
を勺している。パイフェーズ レベルにおいて充♀な列
(・まTi’f )g+;を會んでおり、1昌j1勇)
の、める列は必吸にj、己にて勺ミしる1、バイフェー
スマークまた(1バイフエーズ スペースにおいて1田
純皇のある夕1]が;白辛しを訝んている。>シ’−1
0工り1]におけるレベル移行の万1「」jは必度にj
心して生しる。
L/2ビット周叩]だけり−れている、火い半波を含む
バイフェーズ精1号は元金なレベル18号において、存
在1−る民い半波と間該の間嶋ミを発生1−る。第6図
の回iI″15Vtcよって、コレらjF4J l似、
0・いては同jす1化〉づの位1こI′を(火山ずろこ
とか−(きイ)。同期信号に対する最小長は?に゛ノド
ある。
バイフェーズ精1号は元金なレベル18号において、存
在1−る民い半波と間該の間嶋ミを発生1−る。第6図
の回iI″15Vtcよって、コレらjF4J l似、
0・いては同jす1化〉づの位1こI′を(火山ずろこ
とか−(きイ)。同期信号に対する最小長は?に゛ノド
ある。
141ち間1宛を生ぜしめろためθ)1ヒ゛ノ)・およ
υ・jカ与ノ惰号に挿入1−るfこめσ)コヒ゛ノドて
あり・その紹朱;f’F 8されない持り111′うI
Iう1g)゛(へ波は生じない。同」υ]侶信号常時回
し・1り1:過を411’−<rへきとき、仲人のため
に2ビットか必・枝である。。
υ・jカ与ノ惰号に挿入1−るfこめσ)コヒ゛ノドて
あり・その紹朱;f’F 8されない持り111′うI
Iう1g)゛(へ波は生じない。同」υ]侶信号常時回
し・1り1:過を411’−<rへきとき、仲人のため
に2ビットか必・枝である。。
同jυ目、J−弓はノイズ(でに′:つて汀・、ノノイ
ど・ンはイ、5)。それθ・あるので、レベル伽イエの
冗′1りな夕1」に代数のiコl +卯を発生ずる比・
lツ的艮−同期信号を使用するとイー]A’lJである
。図tJ<σ)′犬施例はそれぞれ同+1JI依りにお
いて2つの長い半波を含んでオ6りかつそのrilS度
フロ全なレベル移行列において2つの間隙を発生−する
。
ど・ンはイ、5)。それθ・あるので、レベル伽イエの
冗′1りな夕1」に代数のiコl +卯を発生ずる比・
lツ的艮−同期信号を使用するとイー]A’lJである
。図tJ<σ)′犬施例はそれぞれ同+1JI依りにお
いて2つの長い半波を含んでオ6りかつそのrilS度
フロ全なレベル移行列において2つの間隙を発生−する
。
41ス凹のU↓]η上なt兄明
第1図は、バイフェーズレベル信号における同期パター
ンを示′1−波形図、第2図はパイフェーズ・マーク1
工いしパイフェーズ・スペース信号におけろ同期パター
ンを示す波形図、第5図はブロック同期信号を取出すた
めσ)回路略図、第4図は第6図の回路の説明のたV〕
θ)パルス線図である。
ンを示′1−波形図、第2図はパイフェーズ・マーク1
工いしパイフェーズ・スペース信号におけろ同期パター
ンを示す波形図、第5図はブロック同期信号を取出すた
めσ)回路略図、第4図は第6図の回路の説明のたV〕
θ)パルス線図である。
8.9・・同期パターン、1.2・−パイフェーズ−レ
ベル1^号、4・排他的ORケゞ−ト、5−フリップ、
フロップ、6−・NORケゞ−1・、7 同期信号。
ベル1^号、4・排他的ORケゞ−ト、5−フリップ、
フロップ、6−・NORケゞ−1・、7 同期信号。
Claims (1)
- 【特許請求の範囲】 1、 レベル移行の完全な列および間隙のある列ヲ有ス
るパイフェーズ・コードにおいて伝送されるPCM 1
ぎ号に対する同期パターンにおいテ、同期パターン(8
1,9)はビット周期の」/またけずれたパイフェーズ
信号から成ることを特許と1−る同期パターン。 2 同期パターン(8)は、パイフェーズ信号の完全な
レベル移行列において、信号全体に172または1つの
ビット周期だけ異なつ1こレベル移行間隔が生じること
なしに、少なくとも1つの間隙を発生する特許請求の範
囲第1項記載の同期パターン。 6 同期パターンCM、’J)は少なくとも2ビツトか
ら成る特許請求の範囲第1垣記載の同1υ1パターン。 4、同期バター7(8、ソ)は少なくとも6つのビット
がら戎りがっ帛時同じ信号、1汀ヨ過をイ1する特許請
求の範囲第1項1戦の同期パターン。 5、 バイフェーズ−レベル1ど号に対する同期パター
ン(8)は、6ビノトがら1必る特6′1請求の範囲第
1項記載の同期パターン。 6 同期パターン(8)の最後のビットば、同期パター
ン(8)に先行するビットと一致する特許請求の範囲第
2項記戦の同期パターン。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3331205A DE3331205A1 (de) | 1983-08-30 | 1983-08-30 | Synchronmuster |
| DE3331205.2 | 1983-08-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070840A true JPS6070840A (ja) | 1985-04-22 |
Family
ID=6207780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178562A Pending JPS6070840A (ja) | 1983-08-30 | 1984-08-29 | 同期パタ−ン |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4773084A (ja) |
| EP (1) | EP0141916B1 (ja) |
| JP (1) | JPS6070840A (ja) |
| AT (1) | ATE52643T1 (ja) |
| CA (1) | CA1249357A (ja) |
| DE (2) | DE3331205A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179249A (ja) * | 1986-01-31 | 1987-08-06 | Mitsubishi Cable Ind Ltd | デ−タ伝送装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847703A (en) * | 1985-06-03 | 1989-07-11 | Canon Kabushiki Kaisha | Data transmission and detection system |
| FR2586150B1 (fr) * | 1985-08-07 | 1987-10-23 | Thomson Csf Mat Tel | Dispositif de transmission de paquets dans un reseau temporel asynchrone, et procede de codage des silences |
| FR2605473A1 (fr) * | 1986-10-15 | 1988-04-22 | Hewlett Packard France Sa | Procede et appareil de codage et de decodage d'informations binaires |
| US4904963A (en) * | 1988-11-16 | 1990-02-27 | Mcdonnell Douglas Corporation | Staggered quadrature phase shift keyed laser modulator |
| SE506955C2 (sv) * | 1995-07-06 | 1998-03-09 | Ericsson Telefon Ab L M | ATM-flödesstyrning |
| US5666117A (en) * | 1995-08-31 | 1997-09-09 | The United State Of American As Represented By The Secretary Of The Navy | Non-Return to Zero Level to Bi-Phase signal converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149910A (en) * | 1976-06-07 | 1977-12-13 | Western Electric Co | Data transmission and receiving system |
| JPS5358709A (en) * | 1976-11-08 | 1978-05-26 | Nippon System Kogyo Kk | Synchronous word forming system for base band transmission |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631463A (en) * | 1969-03-10 | 1971-12-28 | Sperry Rand Corp | Self-clocked encoding scheme |
| US3903504A (en) * | 1974-03-20 | 1975-09-02 | Singer Co | Binary phase digital decoding system |
| US3898388A (en) * | 1974-06-21 | 1975-08-05 | United Aircraft Corp | Phase inversion synchronization |
| US4025720A (en) * | 1975-05-30 | 1977-05-24 | Gte Automatic Electric Laboratories Incorporated | Digital bit rate converter |
| US4063291A (en) * | 1976-10-15 | 1977-12-13 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus and method for encoding and decoding digital information |
| US4124778A (en) * | 1977-11-02 | 1978-11-07 | Minnesota Mining And Manufacturing Company | Digital frame synchronizing circuit |
| IT1113847B (it) * | 1977-12-21 | 1986-01-27 | Sits Soc It Telecom Siemens | Sistema di trasmissione di segnali digitali |
| US4449119A (en) * | 1981-12-14 | 1984-05-15 | International Business Machines Corporation | Self-clocking serial decoder |
-
1983
- 1983-08-30 DE DE3331205A patent/DE3331205A1/de active Granted
-
1984
- 1984-08-03 DE DE8484109203T patent/DE3482231D1/de not_active Expired - Lifetime
- 1984-08-03 AT AT84109203T patent/ATE52643T1/de not_active IP Right Cessation
- 1984-08-03 EP EP84109203A patent/EP0141916B1/de not_active Expired - Lifetime
- 1984-08-29 JP JP59178562A patent/JPS6070840A/ja active Pending
- 1984-08-29 CA CA000461997A patent/CA1249357A/en not_active Expired
-
1986
- 1986-02-18 US US06/830,689 patent/US4773084A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149910A (en) * | 1976-06-07 | 1977-12-13 | Western Electric Co | Data transmission and receiving system |
| JPS5358709A (en) * | 1976-11-08 | 1978-05-26 | Nippon System Kogyo Kk | Synchronous word forming system for base band transmission |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179249A (ja) * | 1986-01-31 | 1987-08-06 | Mitsubishi Cable Ind Ltd | デ−タ伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4773084A (en) | 1988-09-20 |
| EP0141916A2 (de) | 1985-05-22 |
| EP0141916B1 (de) | 1990-05-09 |
| ATE52643T1 (de) | 1990-05-15 |
| EP0141916A3 (en) | 1987-03-11 |
| DE3331205A1 (de) | 1985-03-14 |
| CA1249357A (en) | 1989-01-24 |
| DE3482231D1 (de) | 1990-06-13 |
| DE3331205C2 (ja) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2031055A1 (en) | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame | |
| JPS6070840A (ja) | 同期パタ−ン | |
| JPS57132461A (en) | Converter for binary data code | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| JP2577999B2 (ja) | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| KR900004624B1 (ko) | 디지탈 오디오 테이프 레코더의 디지탈출력 동기신호 발생회로 | |
| JPS6047213A (ja) | 記録タイミング補正方式 | |
| JP2559791Y2 (ja) | クロック発生回路 | |
| JP3101510B2 (ja) | Osd信号挿入回路 | |
| JPH04119721A (ja) | 非同期信号選択回路 | |
| JPS5996582A (ja) | 記憶装置のアドレス変換方式 | |
| JPS59104846A (ja) | Cmi符号変換回路 | |
| JPH02206085A (ja) | データ設定回路 | |
| JPH0145774B2 (ja) | ||
| JPS61182610A (ja) | 書込みタイミング補償方式 | |
| JPH0197037A (ja) | 制御信号生成回路 | |
| JPH0888616A (ja) | 複合ディジタル信号伝送方式 | |
| KR920009095A (ko) | 데이타 전송장비에서의 패리티 비트 발생회로 | |
| JPH0778070A (ja) | カウンタ回路 | |
| JPS58222644A (ja) | 符号化回路 | |
| JPH01205620A (ja) | Cmi信号タイミングクロック位相比較回路 | |
| JPS60236535A (ja) | 可変フレ−ムパルス方式 | |
| JPS5888795A (ja) | 時間軸伸長装置 |