JPS6070880A - 固体撮像素子の欠陥補償回路 - Google Patents
固体撮像素子の欠陥補償回路Info
- Publication number
- JPS6070880A JPS6070880A JP58181707A JP18170783A JPS6070880A JP S6070880 A JPS6070880 A JP S6070880A JP 58181707 A JP58181707 A JP 58181707A JP 18170783 A JP18170783 A JP 18170783A JP S6070880 A JPS6070880 A JP S6070880A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- solid
- state image
- horizontal line
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は固体撮像素子の欠陥補償回路に関する。
〈従来技術〉
ＣＣＤ等を用いた固体撮像素子において、無欠陥の素子
を製造することは困難であり、結晶欠陥等のために局部
的に正常なビデオ信号が得られないことがある。このよ
うな不都合に対処するだめ部分的に解像度を犠牲にして
、上記欠陥を電気的に補償することにより実質的に固体
撮像素子の歩留りを上げることが試みられている。
を製造することは困難であり、結晶欠陥等のために局部
的に正常なビデオ信号が得られないことがある。このよ
うな不都合に対処するだめ部分的に解像度を犠牲にして
、上記欠陥を電気的に補償することにより実質的に固体
撮像素子の歩留りを上げることが試みられている。
第１図は、固体撮像素子に伴う欠陥に対して電気的補償
が施こされた従来の固体撮像装置を示すブロック図であ
る。同図において、１は固体撮像素子、２は素子１から
のビデオ信号を増幅するとデオア７プ、３は欠陥補償回
路、４は水平走査線をカウントする垂直カウンタ、５は
画素の水乎−位置をカウントする水平カウンタ、６は固
体撮像素子Ｉの各画素の位置情報を記憶するディジタル
メモリ、７は上述の各回路にクロックパルスを供給する
パルス発生回路である。
が施こされた従来の固体撮像装置を示すブロック図であ
る。同図において、１は固体撮像素子、２は素子１から
のビデオ信号を増幅するとデオア７プ、３は欠陥補償回
路、４は水平走査線をカウントする垂直カウンタ、５は
画素の水乎−位置をカウントする水平カウンタ、６は固
体撮像素子Ｉの各画素の位置情報を記憶するディジタル
メモリ、７は上述の各回路にクロックパルスを供給する
パルス発生回路である。
ここで上記メモリ６には、固体撮像素子１の各画素に１
対１に対応するアドレスにそれぞれ欠陥の有無を示す情
報が記憶されており、垂直および水平カウンタ４，５の
出力によって各画素に対応するアドレスの情報を読み出
し、これを欠陥補償回路３へ供給してアンプ２から出力
されたビデオ信号に補償を施こしている。補償には近隣
画素のビデオ信号が使われ、このような補償によって多
少解像度は犠牲になるものの欠陥を補償したビデオ信号
を得ることができ、多少欠陥のある固体撮像素子でも無
欠陥の素子と実質的にほとんど変わらず使用できる。
対１に対応するアドレスにそれぞれ欠陥の有無を示す情
報が記憶されており、垂直および水平カウンタ４，５の
出力によって各画素に対応するアドレスの情報を読み出
し、これを欠陥補償回路３へ供給してアンプ２から出力
されたビデオ信号に補償を施こしている。補償には近隣
画素のビデオ信号が使われ、このような補償によって多
少解像度は犠牲になるものの欠陥を補償したビデオ信号
を得ることができ、多少欠陥のある固体撮像素子でも無
欠陥の素子と実質的にほとんど変わらず使用できる。
ところが、このようにメモｌＪ６に各画素Ｉ／Ｃ１対１
に対応して欠陥有無の情報を記憶させると、メモリ６と
して莫大な容量（例えば水平４００．垂直５００の画素
数の場合には約２００にビット）が必要になるという欠
点があった。
に対応して欠陥有無の情報を記憶させると、メモリ６と
して莫大な容量（例えば水平４００．垂直５００の画素
数の場合には約２００にビット）が必要になるという欠
点があった。
これに対して、欠陥のない箇所の位置情報は記憶させな
いで、欠陥のある箇所の位置情報のみをメモリに記憶さ
せることにより、メモリ容量を低減するようにした欠陥
補正回路も提案されでいる。
いで、欠陥のある箇所の位置情報のみをメモリに記憶さ
せることにより、メモリ容量を低減するようにした欠陥
補正回路も提案されでいる。
しかし、この方式ではメモリ容量庖・太幅に低減できる
半面、アドレスを比較するための一致回路等が増え、周
辺回路が複雑になって必ずしも有利どはいえなかった。
半面、アドレスを比較するための一致回路等が増え、周
辺回路が複雑になって必ずしも有利どはいえなかった。
〈発明の目的〉
本発明は上記従来の固体撮像素子の問題点に鑑みなされ
たもので、各水平ライン毎に位置情報を記憶するだめの
メモリを割り当て、欠陥の存在しない水平ラインに対し
ては架空の位置情報を記憶させることにより、適度なメ
モリ容量で、しかも周辺回路が簡単な欠陥補ｆｉ”ｉ回
路を提供するものである。
たもので、各水平ライン毎に位置情報を記憶するだめの
メモリを割り当て、欠陥の存在しない水平ラインに対し
ては架空の位置情報を記憶させることにより、適度なメ
モリ容量で、しかも周辺回路が簡単な欠陥補ｆｉ”ｉ回
路を提供するものである。
〈実施例〉
第２図は本発明の一実施例を示したものて、固体撮像素
子としてＣＣＩ）を用いた」易合の欠陥補イイ１回路の
ブロック図である３、 同図において、欠陥個所を含み得る固体撮像素子１１か
ら出力されたビデオ信号７６ビデオアンブ１２で増幅さ
れた後、アナログスイッチ１３のＡ端子に与えられる。
子としてＣＣＩ）を用いた」易合の欠陥補イイ１回路の
ブロック図である３、 同図において、欠陥個所を含み得る固体撮像素子１１か
ら出力されたビデオ信号７６ビデオアンブ１２で増幅さ
れた後、アナログスイッチ１３のＡ端子に与えられる。
上記ビデオアンプ１２の出力はまた例えば１水平期間の
遅延時間に設定されたアナログ遅延素子１４に一旦入力
され、遅延が施こされた後上記アナログスイ・ノチ】３
のＢ端子に与えられる。スイッチ１３はΔ、Ｂ端子のい
ずれかを切換えてビデオ出力を導出する。上記固体撮像
素子１１及び遅延素子１４はタイミング発生回路１５か
ら出力されるクロフクφによって駆動されるが、該タイ
ミング発生回路Ｉ５は後述する各種パルス信号Ｆｌ、Ｖ
Ｄ、ＨＤを形成し、第１ フＪウンク１６．第２カウン
ク１７．メモリ１８及び一致回路１９の動作を制御する
。即ちタイミング発生回路１５から出力されるＶＤ及び
ＨＤは夫々垂直及び水平同期パルスで、Ｆｌはフィール
ドを区別する信号（例えば奇数フィールドで論理″″１
“偶数フィールドで論理ゝゝ０″の信号）である。上記
Ｆ １信号及びＶ ｌ）信号はアンドゲート２０を介し
て第１カウンタ１６のクリア端子に与えられ、Ｈ’ ｖ
信号は第１カウンタ１６及び第２カウンタ１７に与ン
−られている。従ってカウンタ１６は、１フレームに１
回だけＶＤ信号によってクリアされ、ＨＩ）信号によっ
て順次カウントアツプされ、カウンタ１６の出力は現在
どの水平ラインから出力されているかの位置情報（垂直
方向アドレス）を示す。
遅延時間に設定されたアナログ遅延素子１４に一旦入力
され、遅延が施こされた後上記アナログスイ・ノチ】３
のＢ端子に与えられる。スイッチ１３はΔ、Ｂ端子のい
ずれかを切換えてビデオ出力を導出する。上記固体撮像
素子１１及び遅延素子１４はタイミング発生回路１５か
ら出力されるクロフクφによって駆動されるが、該タイ
ミング発生回路Ｉ５は後述する各種パルス信号Ｆｌ、Ｖ
Ｄ、ＨＤを形成し、第１ フＪウンク１６．第２カウン
ク１７．メモリ１８及び一致回路１９の動作を制御する
。即ちタイミング発生回路１５から出力されるＶＤ及び
ＨＤは夫々垂直及び水平同期パルスで、Ｆｌはフィール
ドを区別する信号（例えば奇数フィールドで論理″″１
“偶数フィールドで論理ゝゝ０″の信号）である。上記
Ｆ １信号及びＶ ｌ）信号はアンドゲート２０を介し
て第１カウンタ１６のクリア端子に与えられ、Ｈ’ ｖ
信号は第１カウンタ１６及び第２カウンタ１７に与ン
−られている。従ってカウンタ１６は、１フレームに１
回だけＶＤ信号によってクリアされ、ＨＩ）信号によっ
て順次カウントアツプされ、カウンタ１６の出力は現在
どの水平ラインから出力されているかの位置情報（垂直
方向アドレス）を示す。
この第１カウンク１６の段数（ｒｉ、旧＄Ｃ力人のビデ
オ信号を扱う場合、１０ビ、）（１０２４木分）あれば
十分である。一方、第２カウンクｌ ７ ｉｐ＋１）信
号によってクリアされ、次のＨ［、）信号１てばＣＣＤ
の転送り口ｙりφ（（よって順次カウントアツプされる
。したがって第２カウノタ１７の出力は、ある水平ライ
ンの中で現在何番目の画素の１５１号が出力されている
かの位置情報（水・ＩＬ方向アドレス）を示しているこ
とになる、９この第２カウンタ１７に必要な段数はＣＣ
Ｄの水゛１′−方向の１ＶＮ像度によって決１す、通常
９ビア）（５１２画素分）あればよい。
オ信号を扱う場合、１０ビ、）（１０２４木分）あれば
十分である。一方、第２カウンクｌ ７ ｉｐ＋１）信
号によってクリアされ、次のＨ［、）信号１てばＣＣＤ
の転送り口ｙりφ（（よって順次カウントアツプされる
。したがって第２カウノタ１７の出力は、ある水平ライ
ンの中で現在何番目の画素の１５１号が出力されている
かの位置情報（水・ＩＬ方向アドレス）を示しているこ
とになる、９この第２カウンタ１７に必要な段数はＣＣ
Ｄの水゛１′−方向の１ＶＮ像度によって決１す、通常
９ビア）（５１２画素分）あればよい。
さてメモリ１８のアドレスは第１カウンタ１６の出力に
接続され、アクセスさλ′しるＣ ＣＩ）固体ｌｉｉ像
素子１１の各水平ライン毎に夫々異なるアドレスが与え
られる。このように各水平ライン毎（／（−Ｌｊえられ
たアドレスに、撮像素子１１の対応する水平ライン中の
欠陥が存在する位置情報（水平方向アドレス）が記憶さ
れる。メモリＩ８は上述のように各水平ライン毎にアド
レスが設定されるため、水平ラインに欠陥がない場合及
び１箇所にある場合に対応することができる。
接続され、アクセスさλ′しるＣ ＣＩ）固体ｌｉｉ像
素子１１の各水平ライン毎に夫々異なるアドレスが与え
られる。このように各水平ライン毎（／（−Ｌｊえられ
たアドレスに、撮像素子１１の対応する水平ライン中の
欠陥が存在する位置情報（水平方向アドレス）が記憶さ
れる。メモリＩ８は上述のように各水平ライン毎にアド
レスが設定されるため、水平ラインに欠陥がない場合及
び１箇所にある場合に対応することができる。
処で実際のＣＣＤ撮像素子において、水平ラインに２箇
所以上の欠陥が含まれることはほとんどなく、本実施例
のようにメモリ１８として各水平ライン中の最大１個の
欠陥についてその画素の水平方向の位置情報を記憶させ
ることができれば欠陥の補償がなされ、充分実用になる
。
所以上の欠陥が含まれることはほとんどなく、本実施例
のようにメモリ１８として各水平ライン中の最大１個の
欠陥についてその画素の水平方向の位置情報を記憶させ
ることができれば欠陥の補償がなされ、充分実用になる
。
メモリ１８は上記アドレス信号により順次各水平ライン
にある欠陥の位置情報が読み出され、一致回路１９に与
えられる。一致回路Ｉ９の他方の入力端子には、りＯ’
／りφによって水平ライン中の画素位置を順次計数する
第２カウンタ１７の計数値が与えられ、上記メモリ１８
から読み出された位置情報との比較が実行され、一致回
路Ｉ９の出力１言号ＤＤがアクティブになった状態でア
ナログスイッチ１３に制御信号が与えられる。
にある欠陥の位置情報が読み出され、一致回路１９に与
えられる。一致回路Ｉ９の他方の入力端子には、りＯ’
／りφによって水平ライン中の画素位置を順次計数する
第２カウンタ１７の計数値が与えられ、上記メモリ１８
から読み出された位置情報との比較が実行され、一致回
路Ｉ９の出力１言号ＤＤがアクティブになった状態でア
ナログスイッチ１３に制御信号が与えられる。
本実施例において番１、Ｄ Ｉ）信−弓がアクティブな
時だけアナログスイッチ１３をＡ側からＢ ｆｕｌｌに
切換えてアナログ遅延素子１４を通過したビデオ信号に
切り換えて出力する。ここで、アナログ遅延素子１４は
、例えばＩ Ｈ（白黒用固体撮像素子の場合）寸たけ２
Ｉ）（カラー用固体撮像素子の場合）のＣＣＤディレィ
ラインであり、欠陥画素と相関の高い周辺の画素からの
出力信号を用いてビデオ信号が置き換えられる。尚、欠
陥画素の存在しない水平ラインについては対応するメモ
リ中に実在しない架空の水平方向アドレス庖記惰さぜ私
、例えば水平方向の画素数が４００個ある場合、９ビッ
ト（φ〜ＩＦＦＨ）のアドレスのうち１〜１９０Ｈを実
在する画素に対応するアドレスとし、ｌ ｌ” Ｆ ｌ
ｌを架空アドレスとする。上記アドレスを選ぶことによ
り、欠陥の存在しない水平ラインでは、メモリ１８の出
力とカウンタ１７の出力ｆｄ −ｉすることがなく、し
だがって、一致回路１９の出力もアクティブになること
は在いため欠陥補償は行なわれない。
時だけアナログスイッチ１３をＡ側からＢ ｆｕｌｌに
切換えてアナログ遅延素子１４を通過したビデオ信号に
切り換えて出力する。ここで、アナログ遅延素子１４は
、例えばＩ Ｈ（白黒用固体撮像素子の場合）寸たけ２
Ｉ）（カラー用固体撮像素子の場合）のＣＣＤディレィ
ラインであり、欠陥画素と相関の高い周辺の画素からの
出力信号を用いてビデオ信号が置き換えられる。尚、欠
陥画素の存在しない水平ラインについては対応するメモ
リ中に実在しない架空の水平方向アドレス庖記惰さぜ私
、例えば水平方向の画素数が４００個ある場合、９ビッ
ト（φ〜ＩＦＦＨ）のアドレスのうち１〜１９０Ｈを実
在する画素に対応するアドレスとし、ｌ ｌ” Ｆ ｌ
ｌを架空アドレスとする。上記アドレスを選ぶことによ
り、欠陥の存在しない水平ラインでは、メモリ１８の出
力とカウンタ１７の出力ｆｄ −ｉすることがなく、し
だがって、一致回路１９の出力もアクティブになること
は在いため欠陥補償は行なわれない。
上記実施例は例えばメモリ１８からの出力ラインとして
９ビツトが必要になる場合を示したため、現在入手の容
易な８×２にビン）または８ Ｘ ４ ｋビットの容量
をもつＥＰＲＯＭを用いて構成した場合複数個のメモリ
が必要になる。そこで第３図を用いて８ビツト幅のメモ
リ１個によって構成し得る実施例を説明する。即ち２バ
イトのメモリを使用して欠陥画素の水平方向アドレス１
個分を記憶させるもので、第２図に示した実施例の第１
カウンタ１６及びメモリ１８に代えて、第３図に示す如
く３段のモノマルチ回路２１，２２．２３． カウンタ
２４、メモリ２５、及びランチ２６等を用いて構成した
回路を挿入し、メモリ２５及びラッチ２６の出力を前記
実施例と同様に一致回路１９の一方の入力して構成する
。第４図は同回路の動作を説明するだめのタイムチャー
トである。
９ビツトが必要になる場合を示したため、現在入手の容
易な８×２にビン）または８ Ｘ ４ ｋビットの容量
をもつＥＰＲＯＭを用いて構成した場合複数個のメモリ
が必要になる。そこで第３図を用いて８ビツト幅のメモ
リ１個によって構成し得る実施例を説明する。即ち２バ
イトのメモリを使用して欠陥画素の水平方向アドレス１
個分を記憶させるもので、第２図に示した実施例の第１
カウンタ１６及びメモリ１８に代えて、第３図に示す如
く３段のモノマルチ回路２１，２２．２３． カウンタ
２４、メモリ２５、及びランチ２６等を用いて構成した
回路を挿入し、メモリ２５及びラッチ２６の出力を前記
実施例と同様に一致回路１９の一方の入力して構成する
。第４図は同回路の動作を説明するだめのタイムチャー
トである。
第３図及び第４図において、３段のモノマルチ回路２＋
、２２．２３を用いてＨＤ信号を基準にして２発のパル
ス列を有する信号ＨＤ２を形成する。
、２２．２３を用いてＨＤ信号を基準にして２発のパル
ス列を有する信号ＨＤ２を形成する。
この信号ＨＤ２によってカウンタ２４ばＨＤノ２ルス１
発で２回カウントアツプされる。信号ＨＩ） ２の最初
のパルスによって変化するカウンタ出力に対応するメモ
リ２５の内容はジブチ２６に保持される。従って、必要
なカウンタの段数は１１ビツトになるがメモリ容量は８
Ｘ２”ビット、ずなわち８Ｘ２にビットでよい。また水
平幅線期間内にメモリの出力が確定すればよいので、低
速なメモリ素子を使用することができる。なお、本実施
例ではメモリ出力とカウンタ出力を一致回路て比較する
方法を示したが、カウンタにメモリ出力をブリセントし
ておき、カウンタのキＸ・り出力を用いて欠陥補償を行
なうことも勿論可能である。
発で２回カウントアツプされる。信号ＨＩ） ２の最初
のパルスによって変化するカウンタ出力に対応するメモ
リ２５の内容はジブチ２６に保持される。従って、必要
なカウンタの段数は１１ビツトになるがメモリ容量は８
Ｘ２”ビット、ずなわち８Ｘ２にビットでよい。また水
平幅線期間内にメモリの出力が確定すればよいので、低
速なメモリ素子を使用することができる。なお、本実施
例ではメモリ出力とカウンタ出力を一致回路て比較する
方法を示したが、カウンタにメモリ出力をブリセントし
ておき、カウンタのキＸ・り出力を用いて欠陥補償を行
なうことも勿論可能である。
く効 果〉
以上述べたように本発明によれば、各水平ライン毎にメ
モリを割当てて欠陥画素の水平方向の位置情報、或いは
欠陥の存在しない水平ラインに対しては実在しない架空
の位置情報を記憶させることにより、入手が容易で安価
なメモリ素子１個と簡単な周辺回路だけで構成すること
ができ、経済性にすぐれた固体撮像素子の欠陥補償回路
を提供することができる。
モリを割当てて欠陥画素の水平方向の位置情報、或いは
欠陥の存在しない水平ラインに対しては実在しない架空
の位置情報を記憶させることにより、入手が容易で安価
なメモリ素子１個と簡単な周辺回路だけで構成すること
ができ、経済性にすぐれた固体撮像素子の欠陥補償回路
を提供することができる。
第１図は従来の固体撮像素子の欠陥補償回路を示ずブｏ
ツク図、第２図は本発明による一実施例１１：ｃｃＤ
撮像素子、１３・アナログスイッチ、１４・アナログ遅
延素子、１５：タイミング発生回路、＋ ６ 、 ｌ−
７・カウンタ、１８：メモリ、Ｉ９．一致回路。
ツク図、第２図は本発明による一実施例１１：ｃｃＤ
撮像素子、１３・アナログスイッチ、１４・アナログ遅
延素子、１５：タイミング発生回路、＋ ６ 、 ｌ−
７・カウンタ、１８：メモリ、Ｉ９．一致回路。
Claims (1)
- 【特許請求の範囲】 １）複数の撮像素子を配列してなる固体撮像素子と、該
固体撮像素子の欠陥箇所を示す位置情報を記憶するメモ
リとを備え、上記メモリから読み出された位置情報に基
いて上記固体撮像素子の欠陥画素の信号を該欠陥画素と
相関の高い他の画素の信号で置き換える欠陥補償回路に
おいて、水平ラインを単位としてメモリアドレス信号を
形成する回路と、水平ライン毎に該水平ラインに含まれ
た欠陥画素に関する水平方向の位置情報を設定されたア
ドレスに収納するメモリとを備えてなる固体撮像素子の
欠陥補償回路。 ２）前記欠陥画素の水平方向の位置情報は、欠陥のない
水平ラインは該当位置が存在しない情報に設定されてな
ることを特徴とする特許請求の範囲第１項記載の固体撮
像素子の欠陥補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181707A JPS6070880A (ja) | 1983-09-27 | 1983-09-27 | 固体撮像素子の欠陥補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181707A JPS6070880A (ja) | 1983-09-27 | 1983-09-27 | 固体撮像素子の欠陥補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070880A true JPS6070880A (ja) | 1985-04-22 |
| JPH0129476B2 JPH0129476B2 (ja) | 1989-06-12 |
Family
ID=16105448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181707A Granted JPS6070880A (ja) | 1983-09-27 | 1983-09-27 | 固体撮像素子の欠陥補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070880A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012080468A (ja) * | 2010-10-05 | 2012-04-19 | Canon Inc | 欠陥画素情報生成装置及び欠陥画素情報の構成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391623A (en) * | 1977-01-24 | 1978-08-11 | Sony Corp | Noise rejecting circuit for solid state pick up unit |
| JPS574862U (ja) * | 1980-06-10 | 1982-01-11 |
-
1983
- 1983-09-27 JP JP58181707A patent/JPS6070880A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391623A (en) * | 1977-01-24 | 1978-08-11 | Sony Corp | Noise rejecting circuit for solid state pick up unit |
| JPS574862U (ja) * | 1980-06-10 | 1982-01-11 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012080468A (ja) * | 2010-10-05 | 2012-04-19 | Canon Inc | 欠陥画素情報生成装置及び欠陥画素情報の構成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129476B2 (ja) | 1989-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790191A (en) | Method and apparatus for preamplification in a MOS imaging array | |
| JPS6147030B2 (ja) | ||
| JP4199874B2 (ja) | 画像処理装置及び処理方法 | |
| US4528595A (en) | Line transfer imager and television camera including such an imager | |
| US6700608B1 (en) | Image pickup apparatus | |
| US6339213B2 (en) | Solid state imaging device and method for driving the same | |
| US7411630B2 (en) | Apparatus and method for transposing data in the display system using the optical modulator | |
| US5177614A (en) | High-definition still picture camera having a solid-state imaging device with photoelectric conversion elements divided into four fields | |
| JPS6070880A (ja) | 固体撮像素子の欠陥補償回路 | |
| US5251036A (en) | High-definition still picture cameras having a solid-state imaging device with photoelectric conversion elements divided into four fields | |
| US6040569A (en) | Fixed-pattern-noise reduction in active pixel image sensors | |
| JPH08195912A (ja) | 固体撮像装置 | |
| KR20010022156A (ko) | 고체 이미징 장치 | |
| JPS635666A (ja) | 固体撮像装置の欠陥補正装置 | |
| JPS59122184A (ja) | 固体撮像装置 | |
| JPS59122187A (ja) | 固体撮像装置 | |
| JPH07162874A (ja) | 単板式高感度カラーカメラ装置 | |
| JP3154146B2 (ja) | 固体撮像装置 | |
| JPH04137888A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH11313256A (ja) | 増幅型固体撮像装置 | |
| JPS59122185A (ja) | 固体撮像装置 | |
| JPH0693757B2 (ja) | 固体撮像装置の雑音除去回路 | |
| JPH01286586A (ja) | 高速撮影システム | |
| JPS62189590A (ja) | 撮像装置 | |
| JP3003760B2 (ja) | 撮像装置 |